多核nanosim剪卡

文章编号:1001-2486(2009)05-0024-05ADTA-1:一种嵌入式异构双核微处理器*陈芳园,石伟,任洪广,王友瑞,王志英,陆洪毅(国防科技大学计算机学院,湖南长沙410073)摘要:针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1).
该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索.
关键词:异步集成电路;低功耗;多核;嵌入式微处理器中图分类号:TP33212文献标识码:AADTA-1:AnEmbeddedHeterogeneousDua-lcoreMicroprocessorCHENFang-yuan,SHIWei,RENHong-guang,WANGYou-rui,WANGZh-iying,LUHong-yi(CollegeofComputer,NationalUniv.
ofDefenseTechnology,Changsha410073,China)Abstract:Inordertoresolvethepowerproblem,thispaperpresentsthedesignandimplementationofanembeddedheterogeneousdua-lcoremicroprocessor(ADTA-1),takingadvantageofthelowpowerfeatureofasynchronouscircuitsandtheDataTriggeredArchitec-ture.
Throughtesting,theasynchronousmicroprocessorisvalidatedwithitslowpowerfeatureinmulticoremicroprocessor,whichpro-videsausefultrialforfuturedesignoflow-powerasynchronousmulticoremicroprocessors.
Keywords:asynchronouscircuits;lowpower;multicore;embeddedmicroprocessor随着半导体工艺的进步,微处理器设计进入了深亚微米时代,单个芯片可以集成更多的晶体管[1].
工艺的进步使得微处理器设计者有了更多的晶体管资源,此时,以多核处理器为代表的先进体系结构已经逐渐取代单核处理器,成为提高处理器性能的主要途径.
但是,随着多核处理器的进一步发展,在单个芯片上集成更多的核将会导致功耗的不断增加,其功耗问题进一步凸显出来[2].
目前多核微处理器已经全面占领了从巨型机、服务器到PC等各层次的应用领域,但是在嵌入式领域尚无成熟的商用多核处理器出现,这并不是因为嵌入式领域不需要更高的计算性能,而是由于在很多嵌入式领域,特别是手持计算领域,功耗是其首要考虑的问题[3].
多核面临的功耗问题限制了多核在这些领域的推广应用.
异步电路具备天然的低功耗特性,可用于处理器设计中有效降低功耗.
随着异步集成电路设计方法学等关键技术的进展,异步电路技术很好地解决了深亚微米工艺条件下同步集成电路设计技术面临的问题,具有低功耗、电磁兼容性好、模块化和可重用性等一系列优势,可以应用于高性能的多核处理器设计,能够在提高性能的同时降低功耗,从而获得具备更高能量有效性的处理器.
针对上述问题,本文面向低功耗嵌入式微处理器,将数据触发、异步电路设计以及多核体系结构有机融合,设计了一种异构双核嵌入式微处理器,从体系结构和电路等各个层面上为低功耗异步多核微处理器的设计与实现奠定了坚实的理论和技术基础,对今后进行异步多核微处理器的设计与实现进行了研究,提供了一个异构基本原型结构.
*收稿日期:2009-07-03基金项目:国家863计划资助项目(2007AA01Z101);国家自然科学基金资助项目(60873015);国防科技大学校资助项目(JC-08-06-02);教育部/高性能微处理器技术0创新团队资助项目(IRT0614)作者简介:陈芳园(1982)),女,博士生.
国防科技大学学报第31卷第5期JOURNALOFNATIONALUNIVERSITYOFDEFENSETECHNOLOGYVol.
31No.
520091相关研究111同步数据触发体系结构数据触发结构DTA继承了TTA结构在指令级并行性挖掘上的优势,在其基础上进行了改进和完善.
在传输触发体系结构的基础上,将数据和操作信息绑定在一起进行传输,这样操作译码可以分布到各个功能单元内部完成,降低了原有译码逻辑的复杂度和延迟.
数据触发结构将每个功能单元封装为一个计算实体,计算实体基于数据触发机制执行.
数据触发结构简单,设计灵活,体现了计算操作的本质过程.
同时该模型从数据传输一级上开发了程序执行的并行性.
文献[4]中研究了基于同步数据触发体系结构SDTA的嵌入式异步多核处理器.
文献[5]针对同步数据触发体系结构多核处理器中的存储系统进行了研究,设计了一款同步数据触发双核处理器.
112异步数据触发体系结构异步电路技术没有全局时钟,采用事件驱动的方式进行控制,本质上和数据流驱动的思想接近.
数据触发结构更有利于开发异步电路天然的数据驱动特性.
结合异步电路技术和数据触发结构的异步数据触发体系结构在结构简单、设计灵活的数据触发体系结构中引入了异步电路技术,实现了多核微处理器的能量有效性.
在异步数据触发体系结构中,数据的传输和运输都采用异步的方式,先到先运算,后到后运算,更加有效地利用了功能单元的计算能力.
同时在计算内核中,功能单元和传输网络都采用异步电路技术,功能单元的数据通路采用基于数据驱动的异步数据通路,从功能单元一级降低了处理器的功耗.
文献[7]对异步数据触发体系结构的一些关键技术进行了研究,设计了一个针对FFT的异步数据触发微处理器和一个针对常用数字信号处理的异步数据触发微处理器.
2低功耗嵌入式异构双核微处理器设计随着应用需求的不断扩大以及不断增加的应用类型,对嵌入式微处理器的性能提出了更高的要求[8-9],多核嵌入式微处理器在嵌入式的应用不仅要满足其高性能的需求,而且还要求满足低功耗、小面积的需求.
本文设计实现了一个异构双核嵌入式微处理器ADTA-1,面向低功耗嵌入式应用,将数据触发、异步电路设计以及多核体系结构有机融合起来,对嵌入式多核微处理器体系结构进行了有效的验证.
211结构异构双核嵌入式微处理器ADTA-1是一款面向多媒体应用的SOC芯片,它的计算内核由一个高性能多媒体加速异步数据触发微处理器和同步数据触发微处理器组成.
为便于测试和验证,文中将同步计算内核和异步计算内核设计成结构、功能一致的微处理器.
通过功能测试验证了异步在多核中的有效性,通过比较芯片中具有相同结构的同步内核和异步内核验证了异步在多核中的低功耗优势.
其体系结构如图1所示.
ADTA-1由5个部分组成:由同步数据触发微处理器Syn-DTA和异步数据触发微处理器Asyn-DTA组成的计算内核、AMBA总线、由通用调试接口JTAG和异步串口UART组成的调试单元、片上存储单元RAM以及由适配器、Sdram存储控制器、Sram存储控制器组成的外围接口.
其中,Syn-DTA和Asyn-DTA具有独立的指令Cache和数据Cache,通过AMAB总线上的Sdram和Sram存储控制器访问片外存储体.
通用处理器通过适配器访问和控制Syn-DTA和Asyn-DTA.
212计算内核在实际的多核处理器中常见的是异构结构,针对不同的应用可以设计多种内核.
为了便于测试和验证,本文的两个计算内核采用相同结构.
针对多媒体应用,在先前的工作中[4]设计实现了一款面向多媒体应用的嵌入式双核处理器芯片Miracle,该设计包含一个LEON主处理器和一款基于同步数据触发结构的计算内核.
而文献[7]在Miracle的基础上对其计算内核的一些异步化关键技术进行了研究.
本文以此为基础设计实现了一个25陈芳园,等:ADTA-1:一种嵌入式异构双核微处理器图1ADTA-1体系结构Fig.
1ArchitectureofADTA-1嵌入式双核微处理器,将异步数据触发应用于嵌入式多核中,通过功能测试以及两核之间的比较验证了异步在多核嵌入式微处理器中的有效性和低功耗特性.
21211同步数据触发微处理器Syn-DTA同步数据触发微处理器Syn-DTA是一个高性能多媒体加速协处理器,其结构基本框架如图2所示.
图2Syn-DTA结构框架Fig.
2ArchitectureofSyn-DTASyn-DTA通过8总线的内部互连结构连接功能单元和片内存储体,它由三个部分组成:(1)功能单元阵列:SDTA采用了单个Cluster的结构框架,由12个功能单元和4个寄存器文件组成,所有功能单元和寄存器文件共享同一取指部件和译码部件.
(2)片内存储子系统:包括指令Cache、数据Cache以及相应的控制器.
(3)外部接口:SDTA中的CSI负责与主处理器和中断控制器进行交互;指令Cache通过指令接口与外部存储器进行交互;数据Cache通过数据接口访问外部存储器.
Syn-DTA采用数据触发机制来执行,每个功能单元拥有统一的数据传输接口,内部包含一个或多个操作数寄存器、唯一触发寄存器和若干个结果寄存器.
但数据写入触发寄存器时,会触发相应的功能单元将操作数寄存器和触发寄存器中的值作为源操作数来完成具体操作,并将结果写入结果寄存器中.
所有的功能单元以及译码部件和总线都采用同步设计.
21212异步数据触发微处理器Asyn-DTA本文在同步数据触发微处理器Syn-DTA的基础上,结合数据触发计算模型的数据驱动特性和异步电路技术的低功耗优势,设计了一个高性能、低功耗的异步数据触发微处理器Asyn-DTA.
26国防科技大学学报2009年第5期Asyn-DTA与Syn-DTA具有同样的结构,其功能单元种类和数量、Cache、数据加载单元以及其他部件都与Syn-DTA一致.
Asyn-DTA在Syn-DTA的基础上对所有的功能单元、比较单元、译码单元等进行了异步化,同时设计了接口模块来实现异步与同步的通信.
本文采用DTA完善的软硬件设计工具链[10-11],通过对功能部件、译码单元等模块进行异步化改造、定义规整的同步P异步接口、优化互连网络结构等工作,在模块的异步化过程中,利用基于宏单元的设计流程[5]进行异步设计.
(1)在现有的同步设计中,在行为级对模块的数据通路和控制通路进行划分.
(2)然后对数据通路进行RTL级描述,使用STG描述控制通路中的控制协议,采用Petri网综合工具Petrify对STG进行综合.
(3)采用宏单元方式实现控制通路,将其封装为单元库.
然后采用硬件描述语言实例化宏单元,并在网表中描述其连接关系得到控制通路的RTL级描述.
(4)最后采用与同步同样的方式进行综合、仿真、布局、布线.
异步功能单元通过其接口模块与外部交互,接口模块根据数据触发模型中的操作数寄存器和触发寄存器对应的加载信号来进行数据的输入,当触发寄存器被触发后就启动计算.
本文在接口模块中采用握手信号来与异步功能单元进行通信,接口模块在触发寄存器被触发后向异步功能单元发出启动信号,从而启动异步功能单元进行计算.
经过异步功能单元计算得到的结果会写入结果寄存器中.