触发器实验D触发器做实验时初态怎嘛确定

T触发器功能

T触发器的主要功能是输出翻转控制。

在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路。

T触发器（Toggle Flip-Flop，or Trigger Flip-Flop）设有一个输入和输出，当时脉由0转为1时，如果T和Q不相同时，其输出值会是1。

扩展资料： 触发器电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。

触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。

在触发器的数据手册一般会标示组件的创建时间（tsu）及维持时间（th），一般会是以纳秒（ns）为单位，有些先进的触发器可以到数百皮秒（ps）。

若数据及控制输入从采样时钟边沿之前就维持定值，且时间超过创建时间，在采样时钟边沿之后就维持定值，且时间也超过维持时间，可以避免触发器的亚稳态现象。

创建一个触发器，实现当向表student中插入一条记录时，自动显示student中数据

create trigger 添加触发器 on student after insert as begin select * from student end 实验过了，没问题。

测试D触发器的逻辑功能（74LS74）

D触发器的逻辑功能：Qn+1=D。

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

在数字系统和计算机中有着广泛的应用。

触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

触发器有集成触发器和门电路组成的触发器。

触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发。

D触发器的次态取决于触发前D端的状态，即次态=D。

因此，它具有置0、置1两种功能。

对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。

D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等等。

扩展资料 D触发器由4个与非门组成，其中G1和G2构成基本RS触发器。

电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。

如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。

而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。

这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。

边沿D触发器也称为维持-阻塞边沿D触发器。

边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。

参考资料来源：百度百科-D触发器

电子实验报告用D触发器做十进制计数器

去百度文库，查看完整内容> 内容来自用户:joeeyy 1.实验内容 用D触发器设计一个同步十进制计数器 2.实验器材 编号｜器材｜型号｜个数｜ 1｜二输入与门｜74LS08｜1｜ 2｜三输入与门｜74LS11｜1｜ 3｜二输入或非门｜74LS02｜1｜ 4｜三输入或非门｜74LS10｜1｜ 5｜D触发器｜74LS74｜2｜ 6｜导线｜若干｜ 7｜LED灯｜4｜ 8｜电阻(200Ω)｜1｜ 3.实验原理 计数器实际上是对时钟脉冲进行计数，每来一个脉冲，计数器状态改变一次。

8421 BCD码十进制加计数器在每个时钟脉冲作用下，触发器输出编码值加1，编码顺序与8421 BCD码一样，每个时钟脉冲完成一个计数周期。

由于电路的状态数、状态转换关系及状态编码都是明确的，因此设计过程较简单。

4.实验过程 1）列出状态表 十进制计数器共有十个状态，需要4个D触发器构成，其状态表1-1所示。

表1-18421 BCD码同步十进制加计数器的状态表 计数脉冲｜CP的顺序｜状态｜状态（激励信号）｜ Q3 Q2 Q1 Q0｜Q3（D3） Q2（D2）Q1（D1）Q3（0D0）｜ 01｜2｜3｜4｜5｜6｜7｜8｜9｜0 0 0 0｜0 0 0 1｜0 0 1 0｜0 0 1 1｜0 1 0 0｜0 1 0 1｜0 1 1 0｜0 1 1 1｜0 0 0 0｜1 0 0 1｜0 0 0 1｜0 0 1 0｜0 0 1 1｜0 1 0 0｜0 1

D触发器做实验时初态怎嘛确定

初始状态一般为零，不过，严格讲，应该在开始关注输出状态之前，通过置位或复位操作或正常的装载操作，将输出确定为需要的电平。

如果一开始就关注，应该利用上电复位电路进行置位或复位。