触发器实验JK触发器和D触发器

用d触发器，与门，与非门设计带有进位输出端的六进制计数器，实验图怎么画啊

清零法:在数据输出端的Q1Q2输出接一个与门，将这个与门的输出接到清零端CR 置数法:数据输入端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。

我说的这两种方法都是用的40192的加计数器。

我用的仿真软件没有40192这个芯片，没法做个图发上来了，不知道说清楚没。

至于40192的减计数器，我也没学过。

。

。

而且没法仿真，不知道自己说的对不对，仅供参考吧。

。

。

用基本触发器（D）实现模10加法计数器怎么做（要用74ls90芯片实现）

有10个状态,需要四个D触发器,状态为0001,0010,0011,0100,0101,0110,0111,1000,1001,1010 画出四个卡诺图,分别是四个输出的,化简就可以用最小化设计,加点门电路反馈就可以了,具体实现因为不好发图,很抱歉 顺便说下,74ls90是十/二进制计数器,不是D触发器,应该是74ls74

JK触发器和D触发器

触发器是具有记忆功能的二进制存储器件，是各种时序逻辑电路的基本器件之一。

其结构有同步、主从、维持阻塞等三种电路。

触发器按功能可分为RS触发器，JK触发器，D触发器和T触发器等；按电路的触发方式可分为主—从触发器和边沿触发器（包括上升边沿触发器和下降边沿触发器）两大类。

目前我国生产的TTL集成触发器主要有边沿D触发器，边沿JK触发器与主—从JK触发器等。

利用这些触发器可以转换成其他功能的触发器，但转换成的触发器其触发方式并不改变。

例如由边沿变换来的仍是边沿触发方式的触发器。

由两个与非门交叉耦合而成的基本RS触发器是各种触发器的最基本组成部分，能存储一位二进制信息，但存在R+S=1的约束条件，即R端与S端的输入信号不能同时为0。

一个集成触发器通常有三种输入端，第一种是异步置位、复位输入端，用SD、RD表示。

如输入端有一个圈，则表示用低电平驱动，当SD或RD端有驱动信号时，触发器的状态不受时钟脉冲与控制输入端所处状态的影响。

第二种是时钟输入端，用CP表示，在SD????=RD=1情况下，只有CP脉冲作用时才能使触发器状态更新。

如CP输入端没有小圈，表示在CP脉冲上升沿时触发器状态更新，如CP输入端有小圈，则表示在CP脉冲下升沿时触发器状态更新。

第三种是控制输入端，用D、J、K等表示。

加在控制输入端的信号是触发器状态更新的依据。