quartusii教程如何用quartus ii进行逻辑综合

怎样安装Quartus II 9.1

、 解压缩 生成 2、 打开文件夹，双击quartus 里面的（地球人都知道） 3、 一个劲的next，不要怕，勇敢的孩子向前跑！！！ 4、很明显嘛，ept，不然没门，接受总比拒绝要好一点，是吧？ 5、随便填，当然你要像如下那样填也可以，Crazy Bingo他不会介意的。

6、 要是你的C盘足够大的话 ，可以默认路径不改变，其实从文件系统的概念上来说，根本是会影响操作系统的速度， 但是你要是要改变盘符的话，要注意两点 （1）不能出现在中文路径下面 （2）地址不能出现空格，否则有什么灵异事件发生，不要怪我。

下面是我改变的路径，反正只要最终地址不出现空格和汉字就可以了 7、还是Next，既然选择了远方便不顾风雨兼程 8、 很明显嘛 ，当然是完全安装，要是你不想完全也没关系，我也不知道会有什么样的结果。

9、安装火热进行中，您请稍后。

。

。

10、某人的电脑速度实在是太慢，经过N分钟的艰苦奋斗，漫长的煎熬之后终于望到伊人的彼岸，等待往往是寂寞的，哎。

卡机中，系统忙碌，等弹出对话框。

。

。

11、 弹出对话框 自己看着办，想放在桌面的孩子就选择“是”好啦！ 之后系统继续繁忙，继续等一会会，表急！ 12、 又跳出对话框 自己看着办，喜欢安静的人别钩，我就没钩，然后当然是OK。

14、 Finish，想看readme.Txt的打钩好啦，估计你也看不懂！ 大功告成，等待finish之后等待对话框自动关闭，就OK了，

如何使用quartus ii综合

QuartusII 是Altera公司开发的功能最强大的PLD编译工具，全面取代MAX＋PLUS 使用步骤： 一、建立工程. 1、「File」→「New Project Wizard」开始新工程的建立设置。

『NEXT』 2、指定project的路径，和project的名称，顶层文件的名称（一般与工程名相同）。

3、指定project中要include 的文件。

4、选择project中要使用的一些EDA TOOLS。

5、选择所使用的器件的家族“family” 和具体型号。

6、『finish』 完成工程的设置。

二、输入文件. 在工程中新建设计文件：图形文件“Block Diagram/Schematic File”，Verilog语言文 件“VerilogHDL File” 1、完成工程文件的输入,若为顶层文件，则文件名应该保存为与工程名相同。

2、编译设置:「Assignment」→「Compiler Settings Wizard」→「Next」 3、根据编译窗口的提示修改错误。

4、编译后会生成编译报告“Compilation Report”会分成如下几项： (1) Analysis＆Synthesis语法检查，把大电路转成较小的元件 (2) Fitter 器件资源利用情况，引脚分配情况等 (3) Assembler 连线各元件 (4) Timing Analyzer 时间分析 三、仿真. 完成工程文件的编译、综合、时间、分析后就可以建立波形仿真文件进行功能仿真 1、建立仿真文件 「File」→「New」→「Other Files」→「Vector Waveform File」→「OK」 2、选择输入输出引脚 Edit→「Insert Node or Bus」→「Node Finder」，在「Filter」处选择「Pins:all」，再按下「 >>」将所有选中的引脚添加到“Seleted Nodes”框，点「OK」→「OK」完成引脚添加。

可通过右键 修改引脚的显示方式、属性、初始值等参数。

3、仿真时间、栅格的设置 Edit→『End Time』 设置仿真结束的时间， 『Grid Size』设置每个栅格表示的时间。

仿真时间是 以建立仿真文件时给出的结束时间为准，仿真设置“Wizards”中设定的End Time没用。

4、仿真编译设置 『Assignments』→『Wizards』→『Simulator Settings Wizard』→选择当前要仿真得文件 仿真文件做好后还要将其设置为当前仿真文件，才可以开始仿真。

因为有时一个工程需要建立多个 仿真文件，这就需要通过设置确定仿哪个文件了。

在选择仿真类型“Type of simulation”时，“ timing”代表考虑延时，“functional”表示功能型的仿真。

5、先编译后仿真 『Processing』→『Start Compilation＆Simulation』 6、仿真结束后会生成仿真报告“Simulation Report” 仿真结果并不是出现 在所建立得仿真文件中，在仿真报告中有独立的仿真结果。

仿真的结果总是与当前的工程文件相对应，工程文件改变后要重新仿真后才有意义。

四、将工程模块化，利用图形设计文件建立更大的工程 模块工程文件（“Block Diagram/Schematic File”或“Verilog HDL File”）编译仿真成功后就可以 将其模块化，然后在更高层次将各个模块级联起来，构成更大得工程。

1、模块化 『File』→『Creat/Updata』→『Creat Symbol Files for Current File』 然后编译器会自动将当前工程完整得编译一遍，然后生产图形模块，放在存放当前工程的文件夹里。

2、更大的工程 （1）建立工程文件 「File」→「New」→「Device Design Files」→「Block Diagram/Schematic File」→「OK」 （2）输入元件 右键→『Insert』→『Symbol』→可以在库文件中选，也可以通过“浏览”将已经建立图新模块的 工程加载进来。

（3）连线

如何学习QUARTUS-II

前列推荐两本书 Altera FPGACPLD设计(附光盘)(基础篇Altera公司推荐FPGACPLD培训教材) Altera FPGACPLD设计(附光盘)(高级篇Altera公司推荐FPGACPLD培训教材) 《Altera FPGACPLD设计》结合作者多年工作经验，深入地讨论了Altera FPGA/CPLD的设计、优化技巧。

在讨论FPGA/CPLD设计指导原则的基础上，介绍了Altera器件的高级应用；引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。

《Altera FPGACPLD设计》附带两张光盘：光盘1中收录了Altera Quartus II Web版软件，读者可以安装使用；光盘2中收录了《Altera FPGACPLD设计》所有实例的完整工程、源代码、详细操作步骤和使用说明文件，便于读者边学边练，提高实际应用能力。

如何安装quartus ii 9.0

步骤/方法 软件下载： 下载Quartus II 9.0正式版（非免费的Web版）： ftp:///outgoing/release/90_quartus_windows.exe 2.4GB 破解文件：Crack_QII90.rar /browse.aspx/%e8%bd%af%e4%bb%b6%e7%a0%b4%e8%a7%a3%e6%96%87%e4%bb%b6%e6%b1%87%e6%80%bb 安装Quartus_II_9.0 下载90_quartus_windows.exe，这是个自解压文件，有2.4G大小，双击，解压到非系统盘，（这个安装文件比较大，解压到其它盘再安装，否则可能会出现C盘空间不足的现象）：接下来默认安装即可。

安装License文件 安装结束后需要安装License，否则只能使用30天，这是重点： 生成License文件 解压上图Crack_QII90.rar到安装目录中（注意：不是自解压目录），我的安装目录是C盘根目录，那么解压的的具体路径是：C:altera90quartusin。

双击Quartus_II_9.0破解器.exe，（注意：一定要在这个目录运行，否则会提示找不到dll文件），点击“应用补丁”，之后会提示保存“license.DAT”文件，保存至你能找到的地方，我保存至C:altera。

修改license.DAT 按照“教程系列四-在Win7上安装RVDS.pdf”上修改HOSTID（网卡MAC地址）的方法修改此文件中的HOSTID。

注意一定要保证只有一个网卡，如果有两个，则要禁用那个你不需要的网卡（笔记本一般都有两个网卡）。

安装license文件 然后打开“Quartus II 9.0 (32-Bit)”，点击菜单栏中Tools->License Setup 点击右上角的。

。

。

。

，选中刚才生成的license.DAT文件，然后点击OK即可。

安装破解完成

quartus ii 13怎么安装

原发布者:灰色回忆sky QuartusII13.1安装教程1工具、平台?Quartusii13.1软件的安装包（包含Modelsim-altera以及需要用到的器件库Devices）；?WinXP，Vista，Win7，Win8，Win10.需要指出的是，在仿真过程中我们还会用到modelsim。

Modelsim是Mentor公司的产品，不是altera的，所以我们在使用modelsim前必须添加altera的库（当然，如果我们用的是ISE，那对应的modelsim就必须添加xilinx的库）。

Modelsim-altera是altera公司在modelsim的基础上添加了altera自己的库，我们可以直接使用。

而Quartusii13.1安装包已经包含了modelsim-altera的入门版和标注版两个版本，无须再单独获取。

2安装步骤需要注意的是，在安装此类软件时，路径最好不要包括中文和空格（后面我们创建工程文件亦是如此）。

这里我们选择E盘，新建一个文件夹quartus13.1，用于安装。

1.首先我们先检查一下自己的电脑是32位的还是64位的。

鼠标右键“我的电脑/此电脑”，下拉菜单选择“属性”，如下图所示：如果电脑是32位的，那么请重新下载32位的quartus软件安装包。

2.第二步，我们找到事先准备好的quartusII13.1安装包，双击QuartusSetup.exe直接运行。

提示：整个安装过程会比较漫长，电脑也可能会变卡。

接着一路点击Next或者Iagree。

入门版与标准版相比较，有一个小的设计限制：10000可执行。

但这也足够我们的设计使用。

接下来就是等待其自动安装。

推送反馈信息与否看自己的意愿，license的问题之后再来解决，先选30

如何用quartus ii进行逻辑综合

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种一文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。

前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。

两种HDL均为IEEE标准。

设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。

常用的Verilog HDL语言开发软件有Altera公司的MAX+PLUS II，Quartus II和Xilinx公司的Foundation ISE。

Verlog HDL的发展历史 1、1981年Gateway Automation(GDA)硬件描述语言公司成立。

2、1983年该公司的Philip Moorby首创了Verilog HDL，Moorby后来成为Verrlog HDL-XL的主要设计者和Cadence公司的第一合伙人。

3、1984-1985年Moorby设计出第一个关于Verilog HDL的仿真器。

4、1986年Moorby对Verilog HDL的发展有做出另一个巨大的贡献，提出了用于快速门级仿真的XL算法。

5、随着Verilog HDL-XL的成功，Verilog HDL语言得到迅速发展。

6、1987年Synonsys公司开始使用Verilog HDL行为语言作为综合工具的输入。

7、1989年Cadence公司收购了Gateway公司，Verilog HDL成为Cadence公司的私有财产。

8、1990年初Cadence公司把Verilong HDL和Verilong HDL-XL分开，并公开发布了Verilog HDL.随后成立的OVI（Open Verilog HDL International）组织负责Verilog HDL的发展，OVI由Verilog HDL的使用和CAE供应商组成，制定标准。

9、1993年，几乎所有ASIC厂商都开始支持Verilog HDL，并且认为Verilog HDL-XL是最好的仿真器。

同时，OVI推出2.0版本的Verilong HDL规范，IEEE接收将OVI的Verilong HDL2.0作为IEEE标准的提案。

10、1995年12月，IEEE制定了Verilong HDL的标准IEEE1364-1995