设计搜狗浏览器2.2

www.
cypress.
com文档编号:001-88725版本*C1AN70707EZ-USBFX3/FX3S硬件设计指南和原理图检查表作者:HusseinOsman相关项目:无相关器件系列:CYUSB3014、CYUSB3035软件版本:N/A相关应用笔记:要想获取完整列表,请点击此处.
要想获取本应用笔记的最新版本或相关项目文件,请访问http://www.
cypress.
com/go/AN70707.
AN70707文档介绍的是开发者需要考虑的EZ-USBFX3/FX3S硬件设计及其关键项目的建议实践.
赛普拉斯EZ-USBFX3是新一代的USB3.
0外设控制器.
它可提供高度集成和灵活的特性,因此开发者可以在任何系统中添加USB3.
0功能.
除非另有说明,所有建议的内容都应用于FX3和FX3S.
要想获取USB超高速代码示例的完整列表,请参考http://www.
cypress.
com/101781.
目录1简介12相关资源22.
1EZ-USBFX3软件开发套件.
32.
2GPIFIIDesigner33电源系统43.
1概述44功耗模式54.
1器件的电源去耦.
54.
2电涌和供电设计.
65时钟95.
1晶振95.
2看门狗定时器126GPIFII接口127USB.
128低性能的外设(LPP)128.
1I2C接口.
128.
2JTAG138.
3I2S.
138.
4SPI和UART.
138.
5SPI闪存的选择.
149引导1410EMI和ESD的注意事项.
1511FX3器件封装尺寸1612电气设计注意事项1612.
1USB3.
0SuperSpeed的设计指南.
1613FX3S硬件设计的注意事项2613.
1S端口接口.
2614原理图和布局检查表.
2915总结.
3016参考.
30A附录A—PCB布局提示.
311简介赛普拉斯的EZ-USBFX3是新一代USB3.
0外设控制器,可提供集成且灵活的功能.
FX3具有一个可进行完全配置的并行通用可编程接口GPIFII,它能够与任何处理器、ASIC或FPGA连接.
它可轻松无缝地连接到多种常用接口,如异步SRAM、异步和同步地址数据复用式接口以及并行ATA.
FX3包含一个嵌入式32位ARM926EJ-S微处理器,它具有强大的数据处理能力,并可用于构建自定义应用.
本产品采用了一种架构,使从GPIFII到USB接口的数据传输速度可达375MB/秒.
通过集成的USB2.
0OTG控制器可以使能某些应用,其中FX3具有两个作用.
例如,FX3可以作为OTG主机控制MSC设备,同时可以作为HID设备.
FX3具有大小为512KB或256KB的片上SRAM,用于存储代码和数据.
FX3还具有可连接至UART、SPI、I2C和I2S等串行外设的接口.
FX3带有应用开发工具.
软件开发套件中带有应用示例,从而能够加快产品的上市时间.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C2除了上述功能外,FX3S还集成了存储控制器,并可支持两个独立的大容量存储器.
它也支持SD3.
0和eMMC4.
41存储卡.
另外,它可以在这些端口上支持SDIO功能.
FX3和FX3S之间的特性区别如表1所示.
您应该遵循指南中所要求的走线宽度、多层板以及其他布局注意事项,以确保系统正常运行.
CYUSB3KIT-003EZ-USBFX3超高速浏览器套件中提供了超高速浏览器套件的参考原理图.
CYUSB3KIT-001EZ-USBFX3中提供了EZ-USBFX3DVK的参考原理图.
如果需要EZ-USBFX3SDVK原理图,请联系fx3@cypress.
com.
表1.
FX3特性与FX3S特性的区别特性EZ-USBFX3EZ-USBFX3SGPIF8/16/32位8/16位存储端口无一个或两个端口(SD3.
0、eMMC4.
41、SDIO3.
0)USB3.
0、USB2.
0设备支持支持HS-OTG支持支持CPUARM9、200MHzARM9、200MHz嵌入式SRAM256KB/512KB256KB/512KB串行接口*I2C、SPI、I2S、UARTI2C、SPI、I2S、UART引导选项基于I2C、SPI、USB、GPIFFX3的所有引导选项+基于eMMC的引导选项封装121-BGA、10x10mm121-BGA、10x10mm*在所有的配置选项下,并不是所有的串行接口会有效.
有关详细信息,请参考数据手册中的引脚说明一节.
注意:如果您使用EZ-USBCX3设计硬件,请参考KBA91295了解CX3硬件的常见问题解答,并参考AN90369获取布线MIPICSI-2信号指南.
2相关资源赛普拉斯的网站www.
cypress.
com上提供了大量资料,有助于正确选择您设计的FX3/FX3S器件,并允许您能够快速和有效地将器件集成到设计中.
有关使用资源的完整列表,请参考知识库文章KBA87889—如何使用FX3/FX3S进行设计.
概况:USB产品系列、USB路线图USB3.
0产品选型器:FX3、FX3S、CX3、HX3、WestBridgeBenicia应用笔记:赛普拉斯提供了大量的USB应用笔记,包括从基本到高级的广泛主题.
下面列出的是FX3入门的应用笔记:AN75705—EZ-USBFX3入门AN76405—EZ-USBFX3引导选项AN70707—EZ-USBFX3/FX3S硬件设计指南和原理图检查表AN65974—使用EZ-USBFX3从设备FIFO接口进行设计AN75779—如何使用EZ-USBFX3来实现USB视频类别(UVC)框架中的图像传感器接口AN86947—使用EZ-USBFX3优化USB3.
0的吞吐量AN84868—使用赛普拉斯EZ-USBFX3通过USB配置FPGAAN68829—用于EZ-USBFX3的从设备FIFO接口:5位地址模式AN73609—EZ-USBFX2LP/FX3在Linux上开发Bulk-Loop示例AN77960—EZ-USBFX3高速USB主机控制器简介AN76348—EZ-USBFX2LP和EZ-USBFX3应用的区别EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C3AN89661—使用EZ-USBFX3S设计USBRAID1磁盘AN90369—如何将MIPICSI-2图像传感器连接至EZ-USBCX3代码示例:USB高速USB全速USB超高速技术参考手册(TRM):EZ-USBFX3技术参考手册开发套件:CYUSB3KIT-003EZ-USBFX3超高速浏览器套件CYUSB3KIT-001EZ-USBFX3开发套件模型:IBIS2.
1EZ-USBFX3软件开发套件赛普拉斯为FX3提供了完整的软件和固件堆栈,这样很容易便能够将超高速USB集成到嵌入式应用内.
软件开发套件(SDK)中带有各种工具、驱动程序和应用示例,有助于加快应用开发程序.
2.
2GPIFIIDesignerGPIFIIDesigner是一个图形软件,设计师可以通过它来配置EZ-USBFX3USB3.
0器件控制器的GPIFII接口.
用户使用该工具可以从赛普拉斯所提供的五个接口选择一个,或从头创建专有的GPIFII接口.
赛普拉斯提供了符合工业标准的接口,如异步和同步从设备FIFO、异步和同步SRAM以及异步SRAM.
在具有上面所述接口的系统中,开发者可从一组标准参数(如总线宽度(x8、16、x32)、字节顺序、时钟设置)选择所需要的接口.
然后,编译已选定的接口.
该工具为需要自定义接口的用户提供了一个简洁的三步骤GPIF接口开发程序.
用户先选择引脚配置和标准参数.
然后,他们可以使用可配置操作设计一个虚拟的状态机.
最后,用户通过查看输出时序验证是否与所需时序相匹配.
一旦完成这三个步骤,便可以使用FX3对该接口进行编译和集成操作.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C43电源系统3.
1概述EZ-USBFX3器件的电压域如图1所示.
有关这些电压域的说明和电压设置,请查见表2.
图1.
EZ-USBFX3电压域框图表2.
EZ-USBFX3电压域说明参数说明最小值典型值最大值单位VDD内核供电电压1.
151.
21.
25VAVDD模拟供电电压1.
151.
21.
25VVIO1GPIFII的I/O电压域1.
71.
8、2.
5和3.
33.
6VVIO2IO2电压域1.
71.
8、2.
5和3.
33.
6VVIO3IO3电压域1.
71.
8、2.
5和3.
33.
6VVIO4UART/SPI/I2S电压域1.
71.
8、2.
5和3.
33.
6VVIO5I2C和JTAG供电范围1.
151.
2、1.
8、2.
5和3.
33.
6VVBATTUSB供电电压3.
23.
76VVBUSUSB供电电压4.
056VEZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C5参数说明最小值典型值最大值单位CVDDQ时钟供电电压1.
71.
8、3.
33.
6VU3TXVDDQUSB3.
01.
2V供电电压1.
151.
21.
25VU3RXVDDQUSB3.
01.
2V供电电压1.
151.
21.
25V4功耗模式EZ-USBFX3支持下列各种功耗模式:正常模式:这是全功能的工作模式.
在该模式下,内部CPU时钟和内部PLL都被使能.
I/O电源VIO2、VIO3、VIO4和VIO5在相应接口未被使用时可能被关闭.
而在应用程序使用GPIFII接口时,始终不能关闭VIO1.
USBI/O要求使用3.
3V稳压电源.
该电源的内部驱动,是由VBUS或VBATT外部电源提供的.
如果未使用USB,则可以关闭VBATT/VBUS.
如果使用USB端口,则必须打开上述一个或两个电源.
VBATT能够连接到系统电池或PMIC中3.
2V–6V的稳定电压.
如果VBUS和VBATT都被打开,并且它们的值在其特定的电源范围内,VBUS将成为USBI/O的主电源,除非有软件/固件控制.
如果VBUS小于4.
1V,那么FX3的运行情况将与断开VBUS的相同.
如果为FX3供电时发生了这种情况,那么FX3便不会进行枚举.
如果在运行FX3期间发生这种情况,那么FX3固件将关闭USBPHY,并断开与主机的连接.
EZ-USBFX3在VBUS引脚上可以承受6V的电压;在某些应用中,如果该供电电压更高,则需要有一个防止过压(OVP)的外部设备来保护EZ-USBFX3器件.
电池充电版本1.
2规格是这种应用的一个示例.
在该应用中,充电器(如壁式充电器/专用充电器)可以为VBUS提供高达9V的电源.
VBUS引脚可以连接到系统内的电源轨.
该电源轨会根据另一个处理器检测的VBUS而打开/关闭.
在典型的情况下,PMIC将检测VBUS并打开3.
3V的稳压电源,以启动EZ-USBFX3.
这时,该系统必须通过软件控制将VBATT作为主电源使用.
EZ-USBFX3不带有电荷泵,因此作为OTG-A设备使用时,它不能给VBUS供电.
EZ-USBFX3作为OTG-A设备使用时,必须通过外部供电泵(单独供电泵或集成到PMIC的供电泵)给VBUS供电.
使能USB3.
0PHY的暂停模式(L1):必须保留用于唤醒源和内核的电源.
所有其他电压域都可独立开启/关闭.
禁用USB3.
0PHY的暂停模式(L2):必须保留用于唤醒源和内核的电源.
所有其他电压域都可独立开启/关闭.
待机模式(L3):必须保留用于唤醒源和内核的电源.
所有其他电压域都可独立开启/关闭.
内核断电模式(L4):内核电源关闭.
所有其他电压域都可独立开启/关闭.
4.
1器件的电源去耦电源去耦的重要作用是能够确保在供电过程中,不让系统噪声传输给器件.
错误去耦则会产生抖动信号,特别是在USB总线上发生的错误去耦将导致更高的CRC错误率并要求多次重试.
去耦电容应该是稳定的、非传导性的陶瓷电容.
必须将去耦电容放在离电源引脚最近的位置,并用短的连线将FX3的电源和地分别连接到电路板的电源层和地层.
图2显示的是去耦电容的位置.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C6图2.
去耦电容的位置表3显示的是离FX3电源引脚最近的陶瓷电容的特殊要求.
表3.
电源去耦的要求电压域(引脚编号)引脚组中的各批量电容每个引脚上的去耦电容VDD(B10、J11)22F0.
01F和0.
1FVDD(H1、L7、F11、L5)0.
1FVDD(C3、E9)0.
01FAVDD(A7)2.
2F0.
1FU3RXVDDQ(A2)22F0.
1FU3TXVDDQ(B5)22F0.
1FCVDDQ(B6)0.
01F和0.
1FVIO1(L9、H11)0.
01F0.
1FVIO2(F1)0.
01F和0.
1FVIO3(E3)0.
01F和0.
1FVIO4(B1)0.
01F和0.
1FVIO5(C11)0.
01F和0.
1FVBUS(E11)0.
1F4.
2电涌和供电设计第一次使能USB3.
0超高速PHY或发生复位事件时,大约在10s时间内,将在1.
2VU3RXVDDQ和U3TXVDDQ上生成电涌.
该电流可达800mA.
为了确保电涌不会从1.
2V电源下降到不可接受的电压值,在设计供电网络时必须十分慎重.
如果VDD内核电源也使用了相同的1.
2V电源,则必须确保该电源的电平不会降得太低.
否则,该电流将激发到片上加电复位(POR)电路,从而复位整个芯片.
在200ns的时间内,如果1.
2V的内核VDD电压下降到低于0.
83V的值,则POR电路将被破坏.
必须设计1.
2V电源网络,以便在发生电涌事件时,VDD不会低于0.
83V.
为了达到此目的,需要结合使用去耦电容(如数据手册中所指定)、电感器扼流圈和电压调节器的输出阻抗.
下面的示例波形显示的是发生电流尖脉冲时的电涌(图4)和VDD电平的降低(图5).
该结果是通过使用TPS76801QD电压调节器、2.
2uF去耦电容和扼流圈从非优化的电源设计中所得到的,具体如图3所示.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C7图3.
非优化的电源设计图4.
电涌(80mV/0.
1=800mA)U3RXVDDQU3TXVDDQVDDFX30.
1F2.
2F0.
1F2.
2F0.
1F2.
2FL扼流圈L扼流圈L扼流圈稳压器TPS76801QDV1P2EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C8图5.
1.
2V的电压降低(200mV)相反,下面图6显示的优化电源设计,虽然使用了相同的电压调节器(TPS76801QD),但电容使用的是22uF去耦电容,并清除了VDD电源中的扼流圈.
该设计表示已降低了浪涌电流(图7)并改善了电源的降低(图8).
图6.
优化的电源设计图7.
电涌(320mA)EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C9图8.
1.
2V的电压降低(112mV)用户可以选择具有相同规格的任何电压调节器.
建议始终将不同的电源相互隔离开.
如果您将IO电源(VIO1-5)与CVDDQ短接在一起,那么应该使用一个扼流圈将其隔离开(如图1所示).
这样可以减少PHY错误.
另外,通过使用低电压(1.
8V)运行VIO1,也可以减少PHY错误.
5时钟EZ-USBFX3器件可以使用:1)19.
2MHz晶振或2)频率为19.
2MHz、26MHz、38.
4MHz或52MHz的时钟作为时钟源.
5.
1晶振图9显示了晶振连接情况.
图9.
晶振电路表4显示的是19.
2MHz晶振的要求.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C10表4.
晶振的要求参数规范单位容差±100ppm温度范围-40~85°F驱动电平使用公式1计算得到的值mW晶振功耗大小取决于下列各项参数:1)XTALOUT引脚的电平(在FX3中,该值为1.
32V)2)所需的频率(19.
2MHz)3)晶振的等效电阻值公式1.
晶振的功耗其中:是晶振频率是晶振数据手册中晶振的并联电容是负载电容;有关的计算,请参考下一节中介绍的内容是晶振数据手册中晶振的等效串联电阻(ESR)是XTALOUT引脚上的最大电压(1.
32V)使用晶振的功耗驱动电平小于晶振功耗会加速该晶振老化,甚至会烧坏该晶振.
表5中显示了可兼容的晶振的示例.
请注意,只有NX3225SA符合EZ-USBFX3的特性,其他晶振通过使用公式1作为示例.
表5.
晶振选择器件数据手册中R1的最大值(Ω)等效电阻值CL(pF)电阻估算值C0(pF)使用公式1计算的驱动电平(uW)最大驱动电平(规格)uWEpsonFA-20H8011nil123200NX2520SA6012nil110200NX3225SA8091.
26107200注意:请勿在晶振的XTLOUT和XTLIN引脚上连接任何串联电阻.
如果连接了串联电阻,则晶振ESR的电阻会增加,因此会加大晶振的功耗并延长启动时间.
5.
1.
1晶振的有效负载电容的计算为FX3提供正确时钟源时,负载电容起着重要作用.
必须根据晶振的负载电容值慎重选择电容和(如图9所示).
该负载电容可通过以下公式计算得出:公式2.
晶振的负载电容EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C11是电路板(PCB)上XTALOUT和XTALIN走线间的寄生电容.
只要在FX3上遵循良好的布局实践并尽量缩短晶振与引脚之间的走线长度,这样的值通常为2~5pF.
对于FX3开发套件中使用的晶振,=9pF.
电路板PCB的=3pF.
在公式2中,==12pF.
5.
1.
2时钟EZ-USBFX3的时钟输入必须符合下表中具体规定的相位噪声和时序抖动要求表6.
时钟要求参数说明规格单位最小值最大值相位噪声100Hz偏移_-75dB1kHz偏移_-104dB10kHz偏移–-120dB100kHz偏移_-128dB1MHz偏移_-130dB最大频率偏差–150ppm占空比3070%过冲–3%下冲_-3%上升时间/下降时间–3ns根据所选定的时钟,可通过弱上拉电阻将频率选择(FSLC[2:0])信号线连接到电源,或连接到地.
表7显示的是不同时钟的各个FSLC[2:0]值.
推荐使用ASEMB-19.
200MHZ-LY-T时钟振荡器.
表7.
'频率选择'信号的配置FSLC[2]FSLC[1]FSLC[0]晶振/时钟频率00019.
2MHz的晶振10019.
2MHz的输入时钟10126MHz的输入时钟11038.
4MHz的输入时钟11152MHz输入时钟CVDDQ是与时钟输入相关的电源.
它和外部时钟输入(若有)的电压值是相同的.
如果只使用外部时钟输入,XTALIN和XTALOUT引脚会保持为未连接的状态.
如果只使用晶振时钟,CLKIN引脚会保持未连接状态.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C125.
2看门狗定时器在待机模式下,运行看门狗定时器时可以使用32.
768kHz的时钟输入.
该时钟可以由外部时钟源提供.
表8.
看门狗定时器的要求参数最小值最大值单位占空比4060%频率偏差_±200ppm6GPIFII接口EZ-USBFX3提供了高性能的通用可编程接口,即GPIFII.
该接口与FX2LP的GPIF和从设备FIFO接口的功能相似,但更加先进.
欲了解有关GPIF接口的详细信息,请参考应用笔记AN75779—通过USB视频类别(UVC)框架将图像传感器连接至EZ-USBFX3.
下述内容介绍了EZ-USBFX3的GPIFII接口的通用设计指南.
GPIFII接口的最大频率是100MHz.
GPIFII总线的所有信号线长度应该小于500mil.
当考虑到PCB工艺中带状线和微带线的典型传输延迟时(150~200ps/inch),500mil的要求是为了保证信号线之间的延迟在总周期的百分之一以内.
此外,还推荐使用大小为22的串联终端电阻,以避免在这些信号线上发生反射现象.
如果GPIF线的长度超过5英寸或者经过一个过孔,会导致阻抗失配.
此时,推荐使用EZ-USBFX3IBIS模型来仿真信号的完整性.
在所有的同步接口中,推荐将GPIO[16](PCLK)作为GPIFII时钟信号使用.
启动FX3时,应该对GPIO[32:30](PMODE[2:0])信号进行相应的配置.
启动后,这些信号可作为GPIO使用.
INT#信号不能作为GPIO使用.
该引脚在未被使用时,可以保持为悬空状态,也可以被上拉到VIO1电平.
注意:将GPIFII配置为32位模式时,SPI接口的信号线不可用.
在该模式下,可以使用SPI接口来启动FX3器件.
7USB如果只将FX3作为USB器件使用,那么可以将OTG_ID引脚保持为无连接状态.
但是将FX3作为双功能器件时,必须将该引脚接地.
8低性能的外设(LPP)8.
1I2C接口EZ-USBFX3提供一个符合I2C总线规范版本3的I2C接口.
EZ-USBFX3的I2C接口只能作为I2C主设备运行.
例如,EZ-USBFX3可以通过一个与I2C接口相连的EEPROM启动.
EZ-USBFX3的I2C主控制器也支持多主设备模式功能.
I2C接口由VIO5供电,该电压独立于其他串行外设的电压阈.
这样,I2C接口可以比其他串行接口更加灵活地在不同的电压下工作.
I2C控制器所支持的总线频率分别为100kHz、400kHz和1MHz.
当VIO5为1.
2V时,支持的最大工作频率为100kHz.
当VIO5为1.
8V、2.
5V或3.
3V时,支持的工作频率为400kHz和1MHz.
如果I2C总线使用了外部EEPROM来引导固件镜像,那么SCL和SDA线上需要使用大小为2k的上拉电阻,以便能够正常运行(如图10所示).
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C13图10.
I2C配置注意:需要根据EEPROM数据手册中的指导来对EEPROM的地址引脚A0、A1和A2进行连接.
8.
2JTAGEZ-USBFX3的JTAG接口提供了一个标准的5引脚接口,用于同JTAG调试器相连.
该特性允许通过CPU内核的片上调试电路来调试固件.
由于JTAG信号(TDI、TMC、TRST#)已经使用了一个50kΩ的内部上拉电阻,并且TCK信号使用了10kΩ的下拉电阻,因此JTAG信号上不需要使用任何外部上拉/下拉电阻.
请注意,FX3/FX3S不支持边界扫描功能.
这些器件中的JTAG接口仅用于调试工作.
8.
3I2SEZ-USBFX3具有I2S端口,支持外部音频编解码器.
EZ-USBFX3可以用作I2S主设备(仅作为发送器).
EZ-USBFX3可在I2S_MCLK线上生成系统时钟输出,也可以在I2S_MCLK线上接收外部系统时钟输入.
8.
4SPI和UARTEZ-USBFX3支持串行外设端口上的SPI主设备接口.
SPI和UART共享一组GPIO.
MOSI和MISO信号不需要使用上拉电阻或下拉电阻.
图11显示了使用M25P40-VMN6TPBSPI器件进行的SPI信号正确连接.
图11.
SPI配置EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C148.
5SPI闪存的选择通过下列指南,可以选择SPI闪存.
闪存大小:1Kbit~32Mbit.
工作电压范围:1.
7V~3.
6V指令集:SPI闪存需要提供以下指令,用以支持FX3启动.
读取数据:03h,使用3字节进行寻址读取状态寄存器:05h写入使能:06h写入数据(页编程):02h扇区擦除:D8h只要各个读指令相互匹配,便能使用SPI闪存启动FX3.
如果写指令存在差异,那么使用Cypress默认提供的编程工具(USBControlCenterUtility)便不能成功烧写SPI闪存.
这时如需成功烧写SPI闪存,必须使用修改过写入命令的编程工具重新编译固件文件.
因此,赛普拉斯建议使用与上述读/写命令集兼容的SPI闪存.
9引导EZ-USBFX3可以作为系统中的主处理器,也可以是另一个主处理器的协处理器使用.
启动方式取决于特定系统的操作.
PMODE[2:0]配置引导选项,根据将要使用的引导选项可直接连接到主处理器或在电路板上通过固定连线实现连接.
下表显示的是不同引导选项所需要的PMODE[2:0]信号电平.
表9.
PMODE信号设置PMODE[2:0]引导自Z00同步ADMUX(16位)Z01异步ADMUX(16位)Z11USB引导Z0Z异步SRAM(16位)Z1ZI2C(如失败,则使用USB引导器件)1ZZ仅使用I2C0Z1SPI(如果失败,则使用USB启动)000*S0端口(eMMC).
如果失败,则使用USB引导(仅适用于FX3S)100*S0端口(eMMC)(仅适用于FX3S)注意:Z=高阻态、开漏、无连接、*仅适用于FX3S推荐在PMODE[2:0]信号上使用10KΩ的上拉和下拉电阻,并加载优选引导选项所需要的组合.
这样在早期开发时可以非常灵活地调试系统.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C1510EMI和ESD的注意事项必须谨慎考虑有关产品外壳、部署环境的EMI和ESD以及监管法规等方面的问题.
有关EMI以及EZ-USBFX3符合FCC15B(美国)和EN55022(欧洲)电子消费品规定中的EMI要求,本应用笔记没有给出任何特殊建议.
按照上列规定,EZ-USBFX3可承受由干扰源造成的合理EMI,并继续按预期工作.
但本应用笔记提供了普通的EMI和ESD的注意事项.
有关PCB布局技术的基本信息,请参考附录A—PCB布局提示中介绍的内容.
您同样可以参考'附录A:AN61290—PSoC3和PSoC5硬件设计注意事项的PCB布局提示'中的内容,其中有用于提高抗EMI/EMC能力的布局提示列表.
EZ-USBFX3在USB接口的D+、D-和GND引脚上具有内置ESD保护.
这些端口上的ESD保护电平分别为:根据±6kV的接触放电,人体模型(HBM)的保护为±2.
2kV;根据IEC61000-4-2的3A级标准,气隙放电为±8kV根据IEC61000-4-2的4C级标准,接触放电为±8kV,且气隙放电为±15kV.
这种保护特性确保器件在出现最高达到上述电平的ESD事件后仍能够继续工作.
SSRX+、SSRX-、SSTX+、SSTX-引脚的人体模型(HBM)内部ESD保护最高为±2.
2kV.
通过使用高性能、低电容的外部ESD器件(SP3010-04UTG),您可以为这些引脚提供其他保护,如图12所示.
为了防止对该总线的性能产生影响,添加的电容不能超过0.
5pF.
图12.
采用低电容外部USBSuperSpeed(SS)ESD器件的保护就EMI而言,所有信号和时钟的走线在切换电平时都会产生电磁(EM)辐射.
为了满足不同国家的标准,必须最小化这些辐射.
通过使用下列方法,您可以降低EM辐射:将电源和接地层设置为最外层,其他各层作为信号层使用.
集成电路和时钟下方始终有灌铜填充.
请确保所有信号都有接地返回路径.
尽可能缩短高速和高电流的走线长度.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C1611FX3器件封装尺寸EZ-USBFX3封装的尺寸为10x10mm,引脚间距(BGA)为0.
8mm.
推荐焊盘大小为0.
241mm(9.
5mil).
图13.
EZ-USBFX3封装尺寸12电气设计注意事项USB3.
0协议将USB速度提高到5Gbps.
将超高速(SS)线和高速线(HS)结合后,它与USB2.
0规范向后兼容.
需要特别注意两个总线的电气设计.
设计SuperSpeedUSB时,需要注意它的组件选项、电源去耦、信号线的阻抗以及噪声等问题.
这些物理问题主要受PCB设计的影响.
有关PCB布局技术的基本信息,请参考附录A—PCB布局提示中介绍的内容.
12.
1USB3.
0SuperSpeed的设计指南EZ-USBFX3具有SuperSpeedUSB线和High-SpeedUSB线.
设计这些总线时,可以使用下列最佳做法:尽量缩短USB线的走线长度(<3英寸).
先要路由这些信号线,以确保实现了该列表中所推荐的内容.
长走线会影响到发送器的质量,并会引入接收端上符号间的干扰(ISI).
可以在USB3.
0差分对上交换极性.
在链接过程中,USB3.
0PHY自动进行极性检测,如USB3.
0规范中的6.
4.
2一节所定义,并不需要对器件的固件进行任何其他更改.
如果有不同的USB连接器引脚分布,可以使用极性反转机制,以确保USB走线不会彼此交叉.
使用精度为1%的6.
04k高精度电阻将R_USB2引脚接地.
然后,使用精度为1%的200高精度电阻将R_USB3引脚接地.
图14.
USB2和USB3的参考电阻USB3.
0走线需要在SS_TX信号线上有另一个交流耦合电容(0.
1F).
这些电容需要对称放置,并与EZ-USBFX3器件接近.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C17图15.
SuperSpeedTX线的去耦电容需要对位于这些交流耦合电容正下方的最少一层进行截断,旨在符合电容的外形,以便避免在各线上由电容焊盘而导致的额外电容.
图16显示的是合理的去耦电容布局.
图16.
SuperSpeedTX线的去耦电容布局USB信号线阻抗为90的差分值(±7%).
在两个差分对之间填充接地铜箔.
应确保地端和差分对之间最小距离为2,其中是走线宽度.
尽量缩短晶振的走线长度,使它与FX3之间的距离小于2cm.
请勿将任意Hi-Speed信号走线靠近该晶振.
如果因空间的限制而需要,请使用底层填充.
尽量将RC复位电路中使用的电容放置的位置接近FX3的复位引脚.
在电源层上为这些不同的电源域划分使用区域.
使电源走线远离Hi-Speed数据线和时钟线.
电源走线宽度应≥25mil,这样可以降低电感.
尽量缩短电源走线的长度.
在电源走线上使用较大的过孔(焊盘的最小厚度为30mil,孔的最小宽度是15mil).
请勿拆开USB信号线下方的接地层.
否则会导致该点的特性阻抗发生变化.
建议电容下方裁剪层不建议EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C18保持差分对之间的走线宽度一致,以避免发生阻抗的不匹配情况,具体如下图所示.
图17.
差分对的阻抗匹配技术需要将所有SS信号线完全路由在邻近层的实心接地层上面.
拆分SS信号下方的接地层会增大环路电感,使得阻抗不匹配并增加电气辐射.
图18显示的是SuperSpeed信号线下方的接地层.
图18.
SuperSpeed信号线下方的实心接地层差分SS对的走线长度必须小于0.
12mm(5mil).
HSD+和D–信号的走线长度必须相同,并小于1.
25mm(50mil).
若需要,应该在USB插座附近调整HS和SSRx信号线,并在器件附近调整SSTx信号线.
图19显示的是SuperSpeed信号线的长度匹配示例.
图19.
SuperSpeed信号线的长度相互匹配PCB至少有4层.
为了将差分阻抗保持为90,需要使用实心的参考电源层.
一旦两对USB走线在不同层中彼此交叉,将在两个USB信号层之间放置一个接地层,具体如图20所示.
USB3.
0插座Rx线USB3.
0器件Tx线SS信号线信号层接地层不建议不建议建议EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C19图20.
接地层插入如果需要将信号布线到另一层,将要保持连续接地,以确保阻抗的一致性.
为了实现这个目的,接地过孔必须位于信号过孔的旁边,如图21所示.
信号过孔和接地过孔之间的距离要大于40mil.
图21.
接地过孔保持差分对中的走线宽度一致,以避免发生阻抗的不匹配情况,具体如图22所示.
图22.
差分对的放置表10定义了上图中所介绍的推荐参数.
接地层过孔SS信号过孔接地过孔和信号过孔之间的距离应为40mil(中心到中心)应将这四部分作为单端走线进行路由.
每个单独走线的阻抗应保持为45在这些部分中差分阻抗应保持为90顶层上的SS信号线信号顶层信号层之间的接地层信号底层内层上SS信号线相交叉EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C20表10.
USB走线规格尺寸说明值S内部对的间距8milW走线宽度11milg走线和其他层之间的最小间隙8mil但是,如果各线的特性阻抗为90,可以忽略上述值的变异.
避免所有USB线上存在短线.
如果各线上需要焊盘,用于探测,那么这些焊盘不能超过短线形式的走线.
图23说明了这个内容.
图23.
探测焊盘放置SS信号线上的过孔空隙应该普遍存在于该差分对.
常见的空隙与单独过孔相比会保持更高的阻抗匹配,如下图所示.
图24.
SS走线的空隙过孔放置由于Micro-B插座是表面贴装的插座,所以要将USB信号全部布线在与EZ-USBFX3器件和USB3.
0Micro-B插座相同的层,如图25所示.
另外,该层的布局如图26所示.
图25.
Micro-B插座的放置两个过孔间的距离应该为40mil过孔的空隙平面建议不建议探测焊盘短线EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C21图26.
Micro-B插座的布局强烈建议在(通过孔插座)使用标准B插座时,将USB信号连接到插座引脚.
这些引脚位于该插座位置的对立层,如图27和图28所示.
例如,如果标准B插座位于顶层上,该信号线将连接到底层上的插座引脚.
这样会防止USB插座引脚导致的不必要的短线.
图29和图30分别显示的是推荐布局和产生短线布局的框图.
为了避免引入过孔,可以将EZ-USBFX3器件放置在标准B插座的对立层上.
这时,USB走线可完全布线在同一层上.
图27.
标准B插座的放置图28.
标准B插座的布局上述两个布线方案均被测试,以便可以使用长度为3英寸的SS走线工作.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C22图29.
USB信号连接到标准类型BUSB插座的对立层上(推荐布局)图30.
USB信号连接到标准类型BUSB插座的相同层上(非推荐)顶层第二层第三层底层USB3.
0插座USB信号走线穿过孔的USB3.
0插座PCB的横截面视图:穿过孔的USB3.
0插座作为USB信号走线的短线顶层第二层第三层底层USB3.
0插座USB信号走线穿过孔的USB3.
0插座PCB的横截面视图:穿过孔的USB3.
0插座作为信号走线的一部分,所以需要避免信号走线上的短线EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C23使用LC电路将USB3.
0插座上的"屏蔽"引脚接地,以实现交流隔离.
在USB信号线上,尽量减少将要使用的弯曲.
请勿使用90o的弯曲布线.
若需要,请进行45o的弯曲或圆形(曲线)弯曲.
图31显示了一个说明.
图31.
USB信号弯曲为了避免串扰,请勿将这些差分对信号放置在其他差分对、时钟信号或其他任何高速信号的附近位置.
图32显示的是将USB信号从EZ-USBFX3器件布线到USB3.
0MicroB插座的一个示例.
每个差分对在走线上必须保持一致.
将交流耦合电容器放置在离该器件尽可能近的位置.
将ESD器件放置在离该插座最近的位置.
不建议建议建议EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C24图32.
USB信号的布局示例EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C2512.
1.
18层PCB的示例图33显示的是SuperSpeedExplorer开发套件布局中的层.
图33.
SuperSpeedExplorer开发套件的详细叠层EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C26图34显示的是FX3开发套件中的各层.
图34.
FX3开发套件的详细叠层13FX3S硬件设计的注意事项本章节仅特定于EZ-USBFX3S.
除了FX3的硬件设计指南外,还需要考虑下面指南.
13.
1S端口接口EZ-USBFX3S具有两个独立的存储端口(S0端口和S1端口).
两个存储端口都支持下面内容:MMC系统规格、MMCA技术委员会,版本4.
4SD规格版本3.
0符合SDIO规格版本2.
00(2007年1月30日)的SDIO主控制器EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C27为了满足这些规格的要求,在EZ-USBFX3S系统PCB上设计存储端口电路时需要遵循下面的指南.
所有的数据线、指令和时钟线的长度必须匹配.
走线的长度不应该超过5英寸.
这些数字是根据SD卡、eMMC器件和EZ-USBFX3S器件的最坏时序参数计算得到,只作为参考.
如果使用SD卡,VDD将为3.
3V,无论其他SD线所使用的输入/输出电压如何,具体如图35所示.
如果使用eMMC器件,VCC将为3.
3V且VCC将使用端口输入/输出的供电电压(VIO2或VIO3).
图36显示的是一个eMMC器件电路.
将10k的上拉电阻添加到SD数据信号上,除SD_D3外,因为将它作为卡插入的检测机制使用.
使用470kΩ进行下拉SD_DQ3.
使用一个1k的电阻来上拉SD_CLK.
使用UHS-I内存卡时,需要将SD卡的供电电压(VIO2或VIO3)动态修改为1.
8V.
通过使用下列机制实现卡插入和移除检测:SD-D3数据线:SD卡具有一个大小为10kΩ的内部上拉电阻.
从SD/MMC连接器添加或移除存储卡时,SD_D3引脚上的电压电平将改变并触发CPU中断.
请注意,早期MMC卡不支持该卡检测机制.
S0/S1_INS引脚:某些SD/MMC连接器为微动的开关提供便利条件,利于卡的插入和移除检测.
该微动开关会连接到S0/S1_INS.
当您从SD/MMC连接器插入或移除存储卡时,它将打开或关闭此微动开关.
这样会使触发CPU中断的引脚上的电压电平发生变化.
请注意,两个S端口共用S0/S1_INS引脚.
通过寄存器配置可确定将使用该引脚的端口.
该引脚被映射到VIO3电压;如果VIO2和VIO3的电压电平不同,该引脚不能作为S1_INS引脚使用.
由于eMMC器件通常被焊接到电路板上并不参与插入/移除检测,因此插入/移除机制不适用于这些器件.
图35和图36显示的是SD/MMC卡和eMMC器件的不同实现.
图35.
SD/MMC卡电路EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C28注意:1.
VIO2S0_VIO3S1–VIO2S0或VIO3S1根据连接到存储子卡的位置,该供电电压可以为VIO2或VIO3.
如果存储子卡连接到S0端口,将使用VIO2,如果存储子卡连接到S1端口,将使用VIO3.
2.
SD卡连接到S1端口时,某些串行接口将不可用.
有关详细信息,请参考FXS数据手册中的引脚说明一节.
图36.
eMMC器件EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C2914原理图和布局检查表表11是所有重要指南的检查表.
它为每一个检查表的条目提供了答案,通过它您可以了解当前硬件是否符合准则的要求.
表11.
原理图和布局检查表序号原理图检查表答案(是/否/未确定)1去耦电容和批量电容是否根据表3进行连接2晶振是否符合本应用手册中的规范3在AVDD、U3TXVDD、U3RXVDD和CVDD上是否连接了铁氧体磁珠4上电复位RC组件是否满足最小复位时间(1ms)的要求5USB高精度电阻的容差是否为1%6I2C线是否通过上拉电阻被拉到VIO5域7USB端口屏蔽是否正常停止8SuperSpeedUSB线是否连接到ESD器件9GPIF线是否连接到22串联电阻10PMODE线是否按表9的指南进行连接11SPIFlash是否满足本应用笔记中的规范12您是否确保JTAG线没有上拉电阻序号PCB布局检查表答案(是/否/未确定)1是否已经将晶振放置在接近芯片(低于2cm)的位置2去耦电容和批量电容是否被放置在接近FX3电源引脚的位置3时钟走线与高速数据走线和电源走线是否相互隔离开4电源走线与高速数据走线和时钟走线是否相互隔离开5RC复位电路中的电容是否被放置在靠近FX3的复位引脚的位置6USBSS和HS信号线的差分阻抗是否为907USBSS和HS信号线的长度是否一致8是否向USB数据线的下面放置了实心的接地层9是否沿着USB数据走线向SS走线提供了缝合过孔的防护线10是否在TX线上向SS走线提供了交流去耦电容(0.
1F)11是否已经尽可能地缩短了USB走线12是否确保在所有USB走线上没有任何短截线13是否确保SS走线上没有任何过孔14USB走线是否少弯,并且没有发生90度的弯曲15是否根据电容的外形对交流去耦电容正下方的两层进行截断16SS和HSUSB走线是否按照相同的间距进行布线EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C3015总结本文档介绍了开发者需要考虑的EZ-USBFX3/FX3S硬件设计及其关键项目的建议实践.
16参考更多有关信息,请参考下列文档:电路设计的伴侣,版本2(设计工程师的EDN系列),作者:TimWilliams实际世界EMI控制的PCB设计(工程和计算机科学的Springer国际系列),作者:BruceR.
Archambeault和JamesDrewniak印刷电路手册(McGrawHill手册),作者:ClydeCoombsEMC和印刷电路板:设计、理论和布局变得更加简单,作者:MarkI.
Montrose信号集成问题和印刷电路板设计,作者:DouglasBrooks关于作者姓名:HusseinOsman职务:系统工程师负责人EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C31A附录A—PCB布局提示许多经典方法应用于设计PCB时,降低低噪声和EMC.
这些方法包括:多层:虽然比较昂贵但最好方法是使用一个多层PCB,其中VSS和VDD供电具有单独一层.
这样可以使去耦和屏蔽效果更好.
这些层上的单独填充将使用于VSSA、VSSD、VDDA和VDDD.
为了减少成本,可以使用一个两层的PCB或单层的PCB.
在这种情况下,必须有良好的VSS和VDD布局.
组件位置:根据电磁干扰(EMI)的影响来区分PCB上的不同电路.
这样会降低PCB上的交叉耦合.
例如,应该将噪声高电流电路、低电压电路和数字组件互相分开.
接地和电源:必须有一个用于收集所有接地返回的单点.
避免接地环路或最小化它们的面积.
PCB上的所有空表面中应该填充地面,以创建一个屏蔽,特别是在使用两层PCB或单层PCB时.
为了最小化电源回路区,该电源必须靠近接地线.
该电源回路可作为一个天线、EMI的主发射器或接收器使用.
解耦:外部电源的标准去耦器为100μF电容.
为了降低高频电源纹波,补充的0.
1μF电容必须离器件VSS和VDD引脚非常近.
总体来说,应该去耦所有灵敏信号或噪声信号,这样可以提高电磁兼容性(EMC)的性能.
该去耦可以是电容去耦和电感去耦.
信号布线:为了提高EMC的性能,在设计某一应用时,必须仔细考虑下面各内容:噪声信号,如快速沿时间的信号敏感信号和高阻抗信号捕获事件信号,如中断和选通信号为了提高EMC性能,要使走线长度最小,并使这些走线和VSS走线互相隔离.
为了避免串扰,请勿将这些走线靠近其他嘈杂和敏感走线或与其并行排列.
EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C32文档修订记录文档标题:AN70707-EZ-USBFX3/FX3S硬件设计指南和原理图检查表文档编号:001-88725版本ECN变更者提交日期变更说明**4089287LWEN08/07/2013本文档版本号为Rev**,译自英文版001-70707Rev*F.
*A4950319LIP10/07/2015本文档版本号为Rev*A,译自英文版001-70707Rev*K.
*B5692297AESATMP804/19/2017更新徽标和版权.
*CCHEM02/08/2018本文档版本号为Rev*C,译自英文版001-70707Rev*M.
6063146EZ-USBFX3/FX3S硬件设计指南和原理图检查表www.
cypress.
com文档编号:001-88725版本*C33全球销售和设计支持赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络.
要想查找离您最近的办事处,请访问赛普拉斯所在地.
产品ArmCortex微控制器cypress.
com/arm汽车级产品cypress.
com/automotive时钟与缓冲器cypress.
com/clocks接口cypress.
com/interface物联网cypress.
com/iot存储器cypress.
com/memory微控制器cypress.
com/mcuPSoCcypress.
com/psoc电源管理ICcypress.
com/pmic触摸感应cypress.
com/touchUSB控制器cypress.
com/usb无线连接cypress.
com/wirelessPSoC解决方案PSoC1|PSoC3|PSoC4|PSoC5LP|PSoC6MCU赛普拉斯开发者社区社区|项目|视频|博客|培训|组件技术支持cypress.
com/support此处引用的所有其他商标或注册商标归其各自所有者所有.
CypressSemiconductor198ChampionCourtSanJose,CA95134-1709赛普拉斯半导体公司,2011-2018年.
本文件是赛普拉斯半导体公司及其子公司,包括SpansionLLC("赛普拉斯")的财产.
本文件,包括其包含或引用的任何软件或固件("软件"),根据全球范围内的知识产权法律以及美国与其他国家签署条约由赛普拉斯所有.
除非在本款中另有明确规定,赛普拉斯保留在该等法律和条约下的所有权利,且未就其专利、版权、商标或其他知识产权授予任何许可.
如果软件并不附随有一份许可协议且贵方未以其他方式与赛普拉斯签署关于使用软件的书面协议,赛普拉斯特此授予贵方属人性质的、非独家且不可转让的如下许可(无再许可权)(1)在赛普拉斯特软件著作权项下的下列许可权(一)对以源代码形式提供的软件,仅出于在赛普拉斯硬件产品上使用之目的且仅在贵方集团内部修改和复制软件,和(二)仅限于在有关赛普拉斯硬件产品上使用之目的将软件以二进制代码形式的向外部最终用户提供(无论直接提供或通过经销商和分销商间接提供),和(2)在被软件(由赛普拉斯公司提供,且未经修改)侵犯的赛普拉斯专利的权利主张项下,仅出于在赛普拉斯硬件产品上使用之目的制造、使用、提供和进口软件的许可.
禁止对软件的任何其他使用、复制、修改、翻译或汇编.
在适用法律允许的限度内,赛普拉斯未对本文件或任何软件作出任何明示或暗示的担保,包括但不限于关于适销性和特定用途的默示保证.
没有任何电子设备是绝对安全的.
因此,尽管赛普拉斯在其硬件和软件产品中采取了必要的安全措施,但是赛普拉斯并不承担任何由于使用赛普拉斯产品而引起的安全问题及安全漏洞的责任,例如未经授权的访问或使用赛普拉斯产品.
此外,本材料中所介绍的赛普拉斯产品有可能存在设计缺陷或设计错误,从而导致产品的性能与公布的规格不一致.
(如果发现此类问题,赛普拉斯会提供勘误表)赛普拉斯保留更改本文件的权利,届时将不另行通知.
在适用法律允许的限度内,赛普拉斯不对因应用或使用本文件所述任何产品或电路引起的任何后果负责.
本文件,包括任何样本设计信息或程序代码信息,仅为供参考之目的提供.
文件使用人应负责正确设计、计划和测试信息应用和由此生产的任何产品的功能和安全性.
赛普拉斯产品不应被设计为、设定为或授权用作武器操作、武器系统、核设施、生命支持设备或系统、其他医疗设备或系统(包括急救设备和手术植入物)、污染控制或有害物质管理系统中的关键部件,或产品植入之设备或系统故障可能导致人身伤害、死亡或财产损失其他用途("非预期用途").
关键部件指,若该部件发生故障,经合理预期会导致设备或系统故障或会影响设备或系统安全性和有效性的部件.
针对由赛普拉斯产品非预期用途产生或相关的任何主张、费用、损失和其他责任,赛普拉斯不承担全部或部分责任且贵方不应追究赛普拉斯之责任.
贵方应赔偿赛普拉斯因赛普拉斯产品任何非预期用途产生或相关的所有索赔、费用、损失和其他责任,包括因人身伤害或死亡引起的主张,并使之免受损失.
赛普拉斯、赛普拉斯徽标、Spansion、Spansion徽标,及上述项目的组合,WICED,及PSoC、CapSense、EZ-USB、F-RAM和Traveo应视为赛普拉斯在美国和其他国家的商标或注册商标.
请访问cypress.
com获取赛普拉斯商标的完整列表.
其他名称和品牌可能由其各自所有者主张为该方财产.