加法器cncn.com

论文引用格式:金翊,沈云付,彭俊杰,等.
三值光学计算机中MSD加法器的理论和结构.
中国科学:信息科学,2011,41:541–551中国科学:信息科学2011年第41卷第5期:541–551www.
scichina.
cominfo.
scichina.
com三值光学计算机中MSD加法器的理论和结构金翊x,沈云付x,彭俊杰x,徐拾义x,丁广太x,岳东剑x,尤海航yx上海大学计算机工程与科学学院,上海200072yNationalInstituteforComputationalSciences,OakRidge,Tennessee,TN37831,USA*通信作者.
E-mail:yijin@shu.
edu.
cn收稿日期:2010–04–23;接受日期:2010–08–09国家自然科学基金(批准号:61073049)、教育部博士点建设基金(批准号:20093108110016)和上海市教委重点学科建设项目(批准号:J50103)资助项目摘要在三值光学计算机中采用MSD加法器,将使这个光学计算机的"三值"和"数据位数众多"两大优势在数值计算中得以充分发挥.
以降值设计理论为基础,三值光学计算机既可以随时构造出一个数千位的大加法器来满足计算超大数据的用户,也可以常备一个数据位数适中的加法器来满足普通用户的需要.
引入流水计算技术和发明数据剪辑技术后,常备加法器的效率提高到接近每个时钟输出一个计算结果.
MSD加法器的成功,促进了三值光学计算机进行乘法运算、除法器和各类矩阵运算的研究.
关键词三值光学计算机MSD数字加法器流水计算技术数据剪辑1三值光学处理器的特点随着大型电子计算机系统的复杂度不断提高,其功耗大到难以接受的地步,于是人们越来越关注各种新形式的计算机,光学计算机成为人们关注的焦点之一.
光有不同于电的物理特性,导致光学计算机有不同于电子计算机的特点:速度可以更快、位数可以更多、使用更多的物理状态(多值)等,理想的光学计算机应该兼有这些特点.
目前的光学计算机研究中,有许多研究着力于"高速度",同时也有研究着力于"位数众多".
三值光学计算机实验系统就是已经成功的巨位数计算机[1,2],依据2008年公开的降值设计原理[3],可以随时把三值光学处理器近千个数据位的任意区域构造成需要的三值(包括二值)逻辑运算器.
然而,众多的数据位数不能容忍行波加法器中进位过程的延时,光学部件又很难实现先行进位加法器中的进位树结构,在三值光学计算机研究的初期,作者就注意到这个难题,于2003年提出了进位直达并行通道加法器原理和结构[4],但多种因素致使这种加法器没能付诸实施.
因此,两年来三值光学计算机实验系统一直不便进行大规模算术运算.
2009年底,作者认真总结了三值光学计算机系统的各项研究和实验[5,6],建立了三值光学计算机的MSD(modiedsigned-digit)计数制的数值计算体系,它包括MSD加法器、乘法例程、除法例程和矩阵乘法例程,其中MSD加法器是基础和核心.
三值光学计算机用两个偏振方向正交的偏振态和无光态表示信息,所以,它的一个数据位上有三个取值,除0和1之外,还可以再取一个值,如1.
它用液晶阵列控制光束的偏振方向,配合偏振片金翊等:三值光学计算机中MSD加法器的理论和结构来完成信息处理.
由于液晶阵列的像素非常多,所以三值光学计算机的数据位数非常多[2,7],2007年建成的实验系统中有360位,目前在建的实验系统达到1000位,而且很容易继续扩大.
三值光学计算机实验系统的光学处理器依据降值设计原理建造,对这种处理器而言,降值设计原理表述为:在39(=19683)个三值逻辑处理器中,任意一个都可以用18种运算基元组合而成,而且用到基元总数不多于6个.
于是,三值光学处理器中只要对18种运算基元准备好足够的数量,就可以随时把光学处理器的任何部分构造成用户需要的某个三值逻辑运算器.
这称为三值光学处理器的重构性[3].
由于逻辑运算的位和位之间没有关联,因此可以把一个光学处理器的不同位置,即数据位的不同片段,构造成不同的逻辑运算器.
于是,在一个操作指令下,这个光学处理器的不同区域能完成不同的逻辑运算.
这是电子计算机所做不到的.
另一方面,又可以把一个光学处理器看作是一个大光学处理器的一部分,当这个光学处理器的数据位数不够多时,可以启用大光学处理器的其他部分,即给这个光学处理器拼接一个新的光学处理器,二者形成一个较大的光学处理器,而不像电子计算机形成"多CPU"或"多核".
因此,当用几个光学处理器拼接成一个大处理器时不存在"核间通信"和"核间同步"问题.
这是与电子计算机的又一个不同点.
同时,光学处理器的这种直接拼接性,更使得三值光学计算机可以有很多的数据位数,理论上多到满足任何用户的需要.
鉴于液晶阵列和偏振片制作工艺的成熟性、液晶阵列在像素数量上的优势和提升液晶响应速度的潜在可能性等情况,目前选择液晶阵列来制作三值光学处理器.
在这个选择下,18种基本运算单元具有相似的结构——两个偏振片夹一个液晶像素.
其差别在于偏振片的偏振方向和液晶的静态旋光性.
于是,三值光学处理器具有图1所示的结构.
其中,液晶阵列和偏振片P1、P2构成所有的基本运算单元;重构控制器模块含有液晶静态旋光性控制电路和选择、组合基本运算单元成特定逻辑运算器的例程,并对外提供汇编指令.
系统的位数管理程序用这些汇编指令来满足用户的要求,使重构控制器模块发出重构光学处理器信号e,在光学处理器的指定位置构造出指定位数的指定逻辑运算器,这个过程称为重构光学处理器.
输入光信号(数据a和b)从两个不同的位置进入光学处理器,其中一个(如b)产生对光学处理器上同一数据位的液晶像素的控制信号d,另一数据(a)通过偏振片P1、P2和液晶阵列的组件时,被改变光状态,成为运算结果——输出光信号c.
由于目前光控液晶还不成熟,图1所示的系统中使用电控液晶阵列来做光学处理器,相应的用光电转换器来接收b光线,并产生对液晶的控制电信号d.
图中的解码器用于把输出光信号c转换成电信号,以便和电子计算机交换数据.
三值光学处理器可重构和位数众多的特性,使它更适合处理数据位之间没有关联的逻辑运算.
常规加法运算中数据位之间的进位关联性,将使三值光学处理器难以发挥它的优点.
幸好到20世纪60年代,数学家们已经为解决这个问题做好了理论准备.
那个年代,数学家为解决电子计算机加法器中进位过程的串行问题,完善了冗余表示计数法[8,9].
在这种计数法中,加法运算没有进位过程,这特别适合计算机使用.
但二进制的电子计算机只有两个值,无法在硬件上实现"冗余计数",所以,这种计数法一直没在电子计算机中得到应用.
恰好,三值光学计算机有三个取值,可以用一个值做冗余,进行冗余二进制计算.
因此,二者的结合相得益彰.
2MSD计数法常规计数法则中,n进制有n个计数符号,分别表示值0到n1,且逢n进一.
如果规定n进制542中国科学:信息科学第41卷第5期图1三值光学处理器结构示意Figure1Blockdiagramofternaryopticalprocessor的每一位有n+r个计数符号(n,r为正整数),且仍然逢n进一,则每一位可以表示n+r1个值,称为冗余计数.
显然,在冗余计数中一个数值可能有几个表示形式,这对人类使用很不方便,但在多值计算机中,却有它的方便之处,下文将充分利用这些便利.
在三值光学计算机,只能采用n=2,r=1的冗余计数法,在这一类冗余计数法中,使用上最便利的一种是MSD计数法.
2.
1MSD表达式数值A的MSD表达式为A=iai*2i,(1)其中,ai的值域为{1,0,1},1表示1;2i说明MSD仍是二进制计数法.
由于ai有3个可取值,则对于一个数值可以有多个MSD表示.
例如,对于数值5有(5)10=(101)2=(101)MSD=(1011)MSD=(11011)MSD,而数值5的表示为(5)10=(101)2=(101)MSD=(1011)MSD=(11011)MSD.
对比上两式,在MSD表示中对一个数的表示式取反就得到对应负数的表示式,这个特点具有一般性,所以,MSD不需要增设符号位.
2.
2MSD加法MSD加法的运算过程与常规二进制数加法不同,它依靠表1给出的4个变换(T,W,T,W)来完成[10,11].
这4个变换都是三值逻辑运算,运算过程可分为下列5个步骤:第1步:对两个输入数a和b的对应位分别进行T变换和W变换,位数少的数前面补0.
T变换的结果称为u,W变换的结果称为w.
543金翊等:三值光学计算机中MSD加法器的理论和结构表1MSD加法使用的T(T2),W,T和W变换Table1T,W,TandWtransformationsusedinMSDadditionT(T2)transformWtransformTtransformWtransforma(t)attb(w)101b101w101w101111010101100101001010101000001011011101010011010第2步:给u后面补0,称为中间结果t.
第3步:对两个中间结果t和w的对应位分别进行T变换和W变换,位数少的数前面补0.
T变换的结果称为u,W变换的结果称为w.
第4步:给u后面补0,称为中间结果t.
第5步:对两个中间结果t和w的对应位再次进行T变换,位数少的数前面补0,变换结果就是最终结果c.
下文及表1中称这次T变换为T2,以便于书写中区分这两次T变换.
例如(以下数字如不特别说明均为MSD数字):设a=110100=(52)D,b=111001=(23)D,下标D表示十进制数.
则c=a+b=110100+111001.
第1步:对a,b进行T变换有:u=101101;对a,b进行W变换有:w=001101.
第2步:给u后边补一个0,有:t=1011010.
第3步:对t,w进行T变换有:u=0000000;对t,w进行W变换有:w=1010111.
第4步:给u后边补一个0,有:t=00000000.
第5步:对t,w进行T2变换有:c=01010111.
将c转换成十进制表示为(75)D,与十进制加法c=a+b=(52)D+(23)D=(75)D一致.
b还有一个与常规二进制形式一样的MSD表示:b=111001=10111=(23)D.
用这个形式的b进行MSD加法的中间值分别是u=110111,w=100011,t=1101110;u=0000000,w=1001101,t=00000000.
其最终结果是c=1001101转换成十进制数仍然是(75)D.
可见常规二进制也是MSD数的一种形式,用其进行加法,结果与其他MSD表示形式的加法结果相一致.
3三值光学计算机MSD加法器理论上,三值光学计算机的3个物理状态,与MSD数的3个符号(1,0和1)之间取任意对应关系都是等价的,本文为叙述方便,取一个偏振态表示1,无光态表示0,另一个偏振态表示1.
于是,MSD数在三值光学计算机中得到自然的表达,二值计算机做不到这一点.
由2.
2小节的论述知:MSD加法通过T(T2),W,T和W4个三值逻辑运算器来完成.
又由第1节知,这些逻辑运算器可以随时在三值光学处理器的任意位置(任意数据位上)重构而成,所以,在三值光学计算机中完成MSD加法有3个途径.
544中国科学:信息科学第41卷第5期途径1:顺序把光学处理器的全部位数构造成T、W、T、W和T2变换器,每构造成一个变换器,对数据进行相应的变换.
其优点是加法器的位数最大,达到光学处理器的数据位数,缺点是对光学处理器要重构5次,费时较多.
途径2:把光学处理器的数据位分成z1和z2两部分,把z1构造成T,同时把z2构造成W,对输入数据同时进行T和W变换;再把z1构造成T,同时把z2构造成W,对上次变换的结果数据同时进行T和W变换;然后再把z1构造成T2变换器,再对上次变换的结果进行T变换,得到计算结果.
特点是加法器的位数是光学处理器的一半,同时对光学处理器的重构次数减为3次.
途径3:把光学处理器的数据位分成5个部分,同时把每个部分构造成一个变换器,输入数据同时通过T和W,其输出再同时通过T和W,它们的输出又通过T2,得到最后结果.
其优点是只需要重构一次光学处理器,但数据位数最多达到光学处理器的1/5.
用途径3做加法,只需要在开始时构造一次光学处理器,因此,三值光学计算机不仅可以随时为用户构造需要的加法器,还可以事先构造好一个MSD加法器备用,当普通用户做加法时,就直接使用这个常备的加法器,从而在工作开始后省掉重构光学处理器的操作时间.
但这个常备加法器构造成多少位才适合大多数用户使用是一个难以确定的问题,为此,我们发明了数据剪辑技术来解决这个问题,这项技术将在本文第5节首次公开.
另外,把流水计算方式引入MSD加法器后,它的工作效率提高到宏观上接近一个时钟完成一个加法的水平.
这项技术将在本文第4节介绍.
在这两项技术的支撑下,三值光学计算机采用途径3来构造加法器,其工作步骤描述如下:第1步:将光学处理器分成5个部分,同时将其分别用于构造T、W、T、W和T2.
T和W的长度为q位,T和W的长度为q+1位,T2的长度为q+2位.
对于常备的MSD加法器,这一步可以在系统初始化时完成,在日后的长期工作中省去.
第2步:把输入数据a,b同时送入T和W得到中间结果u和w.
第3步:在w前补0,在u后补0生成t.
第4步:t和w同时送入T和W,得到中间结果u和w.
第5步:在w前补0,在u后补0生成t.
第6步:t和w送入T2,得到计算结果c.
4MSD加法器的流水计算方式在现代电子计算机中,指令的执行过程几乎都采用流水线方式,乘法器中也常常采用流水计算方式.
但是,二进制加法进位过程的相关性,使电子计算机的加法计算过程无法采用流水线方式,总是一组数据独占加法器.
然而,MSD加法没有进位过程,三值光学处理器采用的MSD加法器可以分解成5个独立的逻辑运算部件,而且逻辑部件的使用顺序不能改变,这为在加法运算过程中引入流水计算方式创造了条件.
对于三值光学计算机的MSD加法器而言,流水计算的具体做法为:若待运算的数据很多,在第1组数据完成T和W变换,进入T和W时,第2组数据进入T和W;第1组数据进入T2时,第2组数据进入T和W,第3组数据进入T和W.
以此类推,直至所有数据处理完毕.
宏观上从第1组数据产生输出开始,实现每一个时钟有一组数据产生结果,直至全部数据处理完毕.
545金翊等:三值光学计算机中MSD加法器的理论和结构5加法数据的剪辑技术三值光学计算机以数据位众多为特长,适合处理超长数据和大量数据,它可以随时为特定用户构造专用的加法器.
但每个用户要处理的数据长度和数据量是不同的,若为每一个用户都去重构光学处理器,又会花费很多时间和资源.
针对这种情况,三值光学计算机采取的应对策略是:常备一个规模适中的MSD加法器为大多数用户服务,必要时再为特殊用户随时构造专用的MSD加法器.
为发挥常备MSD加法器数据位数多和流水计算方式两个优势,要求待处理的数据要有适当的大小和较多的个数.
因此,把一个大数据截断成几个长度适合常备加法器的数据段,而把几个小数据拼接成一个长度适合常备加法器的数据链,是支持常备加法器高效率工作的前提.
鉴于MSD加法中数据位之间无进位相关性,对数据的截断和拼接——数据剪辑,必定可行.
但T变换和T'变换的结果都要在尾部附加一个0,这要求数据剪辑时要有一点技巧,下面分别讨论之.
5.
1数据的截断设一对大数据a和b有n+1位,计算c=a+b:a=anan1···akajaiah···a1a0,b=bnbn1···bkbjbibh···b1b0.
直接对a和b采用MSD加法,T和W变换后有t=tntn1···tktjtith···t1t00,w=0wnwn1···wkwjwiwh···w1w0.
T和W变换后有t=tn+1tntn1···tktjtith···t1t00,w=0wn+1wnwn1···wkwjwiwh···w1w0.
T2变换有c=cn+2cn+1cncn1···ckcjcich···c1c0.
(2)现在把a和b从i和j位之间截断成两组数据段为a1=anan1···akaj;a2=aiah···a1a0;b1=bnbn1···bkbj;b2=bibh···b1b0;对二者同时进行T和W变换,有t1=tntn1···tktj0;t2=tith···t1t00;w1=0wnwn1···wkwj;w2=0wiwh···w1w0;T和W变换后有t1=tn+1tntn1···tktj0;t2=ti+1tith···t1t00;546中国科学:信息科学第41卷第5期w1=0wn+1wnwn1···wkwj;w2=0wi+1wiwh···w1w0;T2变换有c1=cn+2cn+1cncn1···ckcjc2=ci+2ci+1cich···c1c0.
(3)对比(2),(3)两式可以看到,在c0到cn+2的序列里它们有两个差异:第1个是(3)式中多了ci+2,ci+1两个数,第2个是ckcj和ckcj的值不一样.
在把c1和c2拼接成c时,必须修正这两个差异,修正第1个差异很容易,剪去ci+2ci+1即可.
修正第2个差异,则需要在a1和b1的最后分别重复a2和b2的头两个数字,然后在c1的尾部剪去ckcj即可.
这个技术可命名为"断点重复,接口剪齐".
说明如下:取a1=anan1···akajaiah;a2=aiah···a1a0;b1=bnbn1···bkbjbibh;b2=bibh···b1b0;则t1=tntn1···tktjtith0;t2=tith···t1t00;w1=0wnwn1···wkwjwiwh;w2=0wiwh···w1w0;t1=tn+1tntn1···tktjtith0;t2=ti+1tith···t1t00;w1=0wn+1wnwn1···wkwjwiwh;w2=0wi+1wiwh···w1w0;c1=cn+2cn+1cncn1···ckcjcich;c2=ci+2ci+1cich···c1c0.
(4)由(4)式可见,剪去cich和ci+2ci+1,然后将c2拼接在c1后面就得到c.
因此,可以用"断点重复,接口剪齐"技术把一个大数据截断成几个长度适当的数据段排入流水计算队列.
5.
2数据的拼接当用户有很多位数少于MSD加法器位数1/2的小数据时,把几个小数据拼接成一个略少于MSD加法器位数的数据链,会提高加法器数据位的利用率,从而节约计算时间.
技术细节如下:设两对小数据为a3=a3na3n1···a31a30;a4=a4ma4m1···a41a40;b3=b3nb3n1···b31b30;b4=b4mb4m1···b41b40;分别进行T和W变换后有t3=t3nt3n1···t31t300;t4=t4mt4m1···t41t400;w3=0w3nw3n1···w31w30;w4=0w4mw4m1···w41w40;T和W变换后有t3=t3n+1t3nt3n1···t31t300;t4=t4m+1t4mt4m1···t41t400;547金翊等:三值光学计算机中MSD加法器的理论和结构w3=0w3n+1w3nw1n1···w31w30;w4=0w4m+1w4mw4m1···w41w40;T2变换有c3=c3n+2c3n+1c3nc3n1···c31c30;c4=c4m+2c4m+1c4mc4m1···c41c40.
(5)假如在第2组数据的前面增加两个0,再和第1组数据拼接成大数据有a=a3na3n1···a31a3000a4ma4m1···a41a40;b=b3nb3n1···b31b3000b4mb4m1···b41b40;T和W变换后有t=t3nt3n1···t31t3000t4mt4m1···t41t400;w=0w3nw3n1···w31w3000w4mw4m1···w41w40.
t和w中部的两个0来源于T和W都有对于输入(0,0),输出0的特性.
t中的前一个0正好起到要给未拼接前的t3尾部补0的作用,w中的后一个0起到给w4前部补0的作用.
T和W变换后有t=t3n+1t3nt3n1···t31t300t4m+1t4mt4m1···t41t400;w=0w3n+1w3nw3n1···w31w300w4m+1w4mw4m1···w41w40.
t和w中部的0来源于T和W都有对于输入(0,0),输出0的特性.
t中的0正好起到给未拼接前的t3尾部补0的作用,w中的0正好给未拼接前的w4前部补0的作用.
T2变换后有c=c3n+2c3n+1c3nc3n1···c31c30c4m+2c4m+1c4mc4m1···c41c40.
(6)对比(5)和(6)式知,只要在(6)式给出的c之后部,剪下长度为a4位数加2的段,就得到c4,剩余部分就是c3.
这项技术不妨称为"双零拼接,加二剪开".
数据剪辑技术由三值光学计算机监控系统软件的一个模块完成,这个监控模块将根据用户输入的数据对数据进行自动剪辑,并排入加法器的输入队列,然后对计算结果进行相应的反向剪辑.
整个过程对用户透明.
6模拟实验鉴于可实现MSD加法的三值光学计算机千位实验系统还在建设中,近日,用电子计算机对MSD加法、数据剪辑技术和流水计算技术进行了模拟实验,实验结果完全证实了上述理论.
模拟实验的要点如下.
6.
1实验规划x确定MSD加法器:从适合论文规模和证明本文结论两方面考虑,用软件模拟一个15位的MSD加法器.
为此,软件中包含模拟15位T和15位W变换的程序模块、16位T和16位W变换的模块以及17位T2变换的模块,这5个变换模块构成MSD加法器模拟器;软件中定义了一个79单元548中国科学:信息科学第41卷第5期表2实验用例Table2Testcase1234567a10110101101110010011110110101101010111101110101101111001b01001101111011000001111101011111001100001110110011111100c0100000010011010111101011110110101000011000010010011110110000100111111的一维整型数组D[79],用来存放各变换模块的结果,其中,T的结果位于D[0]到D[14]单元,W的结果位于D[15]到D[29],T的结果位于D[30]到D[45],W的结果位于D[46]到D[61],T2的结果,也是最终结果c,位于D[62]到D[78].
y准备实验用例:两个8位数相加,两个15位数相加,两个3位数相加,两个3位数相加,两个4位数相加,两个18位数相加,两个5位数相加.
具体值见表2中a和b两行.
6.
2模拟软件的策略要点模拟软件用DevC++编写,数据输入输出采用文件方式,按6.
1小节第x条的规划定义数组D,并定义一个数组weishu[10]用于记录各数据的编辑状况.
weishu[i]=0表示对应数据未经编辑;0在流水计算过程中,i值从0开始,逐次加1.
输入数据的编辑策略有x当前数据的位数小于16,但加上后边数据的位数后超过13位,且weishu[i1]小于15时:数据送入加法器,并给weishu[i]单元赋0.
y当前数据的位数加上后边数据的位数后不足14位,且weishu[i1]为0或17时:当前数据放入临时数据链的最低部分,当前数据的位数值写入weishu[i]单元.
z当前数据的位数加上临时数据链的位数后仍不足14位,且weishu[i1]不为0也不为17时:当前数据后加两个0,然后连接到临时数据链中已有数据的前面,当前数据的位数值写入weishu[i]单元.
{当前数据的位数加上临时数据链的位数后超过13位,且weishu[i1]小于15但不为0时:将weishu[i1]改为0,并把临时数据链送入加法器.
然后对当前数执行策略x或y或{.
|当前数据的位数超过15位,且weishu[i1]=0时:在第15位和第16位之间插入第14位和第15位的值,低15位数据作为一个数据段送入加法器,剩余部分作为下一个当前数据,在weishu[i]单元写入15.
}当前数据的位数超过15位,且weishu[i1]=15或16时:在第15位和第16位之间插入第14位和第15位的值,低15位数据作为一个数据段送入加法器,剩余部分作为下一个当前数据,在weishu[i]单元写入16.
~当前数据的位数不足15位,且weishu[i1]=15或16时:当前数据段送入加法器,并在weishu[i]单元写入17.
计算结果的编辑策略有549金翊等:三值光学计算机中MSD加法器的理论和结构xweishu[i]=0时:c是计算结果,将其输出.
yweishu[i]不是0且小于15时:在当前c的后部剪下weishu[i]值加2长度的数据,剪下的数据是计算结果,输出之;i=i+1并对c的剩余部分重复本策略,直到c被分配完,此时的weishu[i]=0.
zweishu[i]=15:当前c剪去最高两位,剩余部分为计算结果的最低15位.
{weishu[i]=16:当前c剪去最低两位和最高两位,剩余部分接续到计算结果的前边形成新的计算结果.
|weishu[i]=17,当前c剪去最低两位,剩余部分接续到计算结果的最前边,这时的计算结果是原大数据的最终结果.
6.
3模拟实验结果模拟实验的结果见表2的c行,计算结果完全正确,数据剪辑技术成功.
详细分析每一步计算后的D[79]值,可以确定流水计算技术也正确.
鉴于这个分析需要较多篇幅,本文略去.
7结论三值光学计算机采用MSD加法器获得了加法运算过程无进位的好处,使它的众多数据位之优势得以充分发挥.
流水计算技术的引入和数据剪辑技术的发明,极大地提高了常备MSD加法器的效率.
本文描述的MSD加法器标志着三值光学计算机研究进入了数值计算领域,是三值光学计算机步入成熟的又一个里程碑.
它为开发乘法例程、除法例程和矩阵运算的各种例程打下了基础.
参考文献1JinY,HeHC,LuYT.
Ternaryopticalcomputerprinciple.
SciChinaSerF-InfSci,2003,46:145–1502JinY.
Managementstrategyofdatabitsinternaryopticalcomputer.
JShanghaiUniv(NatSci),2007,13:519–5233YanJY,JinY,ZuoKZ.
Decrease-radixdesignprincipleforcarrying/borrowingfreemulti-valuedandapplicationinternaryopticalcomputer.
SciChinaSerF-InfSci,2008,51:1415–14264JinY,HeHC,AiLR.
Laneofparallelthroughcarryinternaryopticaladder.
SciChinaSerF-InfSci,2005,48:107–1165WangXC,PengJJ,JinY,etal.
Vector-matrixmultiplicationbasedonternaryopticalcomputer.
In:the2ndInternationalConferenceonHighPerformanceComputingandApplication(HPCA2009).
LNCS,5938.
Shanghai,2010.
426–4326TengL,PengJJ,JinY,etal.
Acellularautomatacalculationmodelbasedonternaryopticalcomputer.
In:the2ndInternationalConferenceonHighPerformanceComputingandApplication,HPCA2009.
LNCS,5938.
Shanghai,2010.
377–3837ZhanXQ,PengJJ,JinY,etal.
Staticallocationstrategyofdata-bitsofterryopticalcomputer.
JShanghaiUniv(NatSci),2009,15:528–5338AvizienisA.
Signed-digitnumberrepresentationsforfastparallelarithmetic.
IRETransElectronComp,1961,EC:389–4009HaB,LiY.
Parallelmodifedsigned-digitarithmeticusinganoptoelectronicsharedcontent-addressable-memorypro-cessor.
ApplOpt,1994,33:3647–366210CasasentD,WoodfordP.
Symbolicsubstitutionmodifedsigned-digitopticaladder.
ApplOpt,1994,33:1498–1506550中国科学:信息科学第41卷第5期11LiGQ,QianF,RuanH,etal.
Compactparallelopticalmodifed-signed-digitarithmetic-logicarrayprocessorwithelectron-trappingdevice.
ApplOpt,1999,38:5038–5045PrinciplesandconstructionofMSDadderinternaryopticalcomputerJINYi1,SHENYunFu1,PENGJunJie1,XUShiYi1,DINGGuangTai1,YUEDongJian1&YOUHaiHang21SchoolofComputerEngineering&Science,ShanghaiUniversity,Shanghai200072,China;2NationalInstituteforComputationalSciences,OakRidge,Tennessee,TN37831,USA*E-mail:yijin@shu.
edu.
cnAbstractThetworemarkablefeaturesofternaryvaluesandamassiveunitwiththousandsbitsofparallelcomputationwillmaketheternaryopticalcomputers(TOC)withmodiedsigned-digit(MSD)addermorepowerfulandecientthaneverbeforefornumericalcalculations.
Basedonthedecrease-radixdesignpresentedpreviously,aTOCcansatisfyeitherauserrequiringhugecapacityfordatacalculationsoronewithamoderateamountofdata,ifitisequippedwithapreparedadder.
Furthermore,withtheapplicationofpipelinedoperationsandtheproposeddataeditingtechnique,theeciencyofthepreparedaddercanbegreatlyimproved,sothateachcalculatedresultcanbeobtainedalmostwithinoneclockcycle.
WearehopefulthatbyemployinganMSDadder,userswillbeabletoenteranewdimensionwiththecreationofanewmultiplier,newdivider,aswellasnewmatrixoperatorinaTOCinthenearfuture.
Keywordsternaryopticalcomputer(TOC),modiedsigned-digit(MSD),adder,pipelinecomputing,dataeditingtechnique551