响应基于emmc的大容量存储技术研究

存储容量几乎已满时间:2021-01-23 阅读:()

专业综合实践报告基于eMMC的大容量存储技术研究学生姓名李元亨

电子邮箱

基于e MM C的大容量存储技术研究

1、国内外研究现状分析

1.1eMMC概述eMMC是embeddedMultimediaCard的简称MMC/eMMC是一种普遍使用的成本较低的数据存储和传播媒体它的使用范围覆盖了大面积的便携式电子产品比如手持电脑、数码相机、智能手机等这些设备的统一特点就是高流动性、高性能、较低的成本、记忆卜口的低功耗和高数据吞吐量。 eMMC为MMC协会所订立的内嵌式存储器标准规格主要是针对手机产品为主。eMMC的优点是:简化手机内存储器的使用将NANDF LASH芯片和控制芯片设计成1颗MCP芯片手机客户只需要采购eMMC芯片放进新手机中不需处理其它复杂的NANDF LAS H兼容性和管理问题 e MM C最大优点加快了新产品的更新速度减少了研发成本缩短了新产品的研发周期。eMMC是针对智能型手机S martphone所设计的内嵌式存储器规格是外接式记忆卡MMC的延伸 e MMC之后也扩散至平板计算机Tab let P C应用领域。eMMC设计概念是把NAND Flash芯片和控制芯片封装成BGA封装芯片可节省电路板的面积客户设计新产品时也不需考虑内建NAND Flash芯片的三星电子SamsungElectronic s、美光Micron、东芝Toshiba或是35纳米、 24纳米或19纳米制程便利了手机客户设计的程序和新产品问世时间点。

快闪记忆卡协会S D协会也同样推出e S D规格但目前eMMC在智能型手机内嵌式存储器领域的领导位置无可动摇几乎是所有手机大厂储存接口的标准 除了苹果App le必采用自家的设计规范外。eMMC规格的标准这几年也快速演进从e MMC4.3、 e MMC4.4、 e MMC4.5陆续问世而预计接棒eMMC规格的会是三星电子Samsung Electronic s主导的UF S Univ ersal FlashStorage会把Mobile RAM等芯片功能都涵盖。

在智能型手机领域中eMMC规格是主流但在平板计算机或是轻薄型笔记本电脑NB上仍要和SATA接口的固态硬盘SSD做竞争毕竟SATA SSD有读写速度上的优势不论是随机效能Random Performanc e或是连续效能Sequential Performanc e等 内嵌式iS S D也都明显优于eMMC较适合P C类的产品应用例如新帝的iS S D产品就是SATA接口SSD的代表。

1.2讨论到eMMC的发展历程必须要从介绍Flash的历史开始

Flash分为两种规格NOR Flash和NAND Flash两者均为非易失性闪存模块。

1988年 Intel首次发出NOR flash技术彻底改变了原先由EPROM和EEPROM一统天下的局面。NOR类似于DRAM 以存储程序代码为主可以让微处理器直接读取。因为读取速度较快但晶片容量较低所以多应用在通讯产品中如手机。

1989年东芝公司发表NAND flash结构强调降低每比特的成本更高的性能并且像磁盘一样可以通过接口轻松升级。因为NAND flash的晶片容量相对于NOR大更像硬盘写入与清除资料的速度远快于NOR所以当时多应用在小型机以储存资料为主。目前已广泛应用在各种存储设备上 可存储代码和资料。

NAND F las h的存储单元发展从S LC MLC到T LC超越摩尔定律

SLC=Single-Level Cell 即1bit/c ell读写速度快寿命长价格是MLC三倍以上约10万次读写寿命。

MLC=Multi-Level Cell 即2bit/cell 速度一般寿命一般价格一般月3000-10000

次读写寿命。

TLC=Triple-Level Cell 即3bit/cell速度慢寿命短价格便宜约500次读写寿命技术在逐渐成长中。

NAND F lash的存储单元从最初的SLC Single Layer Cell 到2003年开始兴起MLCMult i-Layer Ce ll 发展至今 SLC已经淡出主流市场主流存储单元正在从MLC向TLCTriple Layer Cell迈进。纳米制程工艺和存储单元的发展使得同样大小的芯片有更高密度和更多的存储单元 Flash得以在容量迅速增加的同时还大幅降低了单位存储容量的成本。

但其弊端也轻易显现从原来的1bit/cell发展到后来3bit/cell 计算更为复杂 出错率不免更高读写次数和寿命也会更短。在这种情况下现有MLC和T LC F las h都需要搭配一颗高性能的控制芯片来提供EDC和ECC、平均擦写等Flash管理。

1.3随着近年平板电脑和智能手机等在全球热潮来袭嵌入式存储eMMC即营运而生iphone iPAD带动了智能手机和平板电脑行业的迅猛发展引发了电子产品更新换代对存储硬件提出了更高的要求。多媒体播放、高清摄像GP S各色各样的应用以及外观轻薄小巧的发展趋势要求存储硬件拥有高容量、高稳定性和高读写速度的同时需要存储芯片在主板中占有更小的空间。然而NAND F lash随着纳米制程和存储技术的主流趋势发展性能却在不断下降。可擦写寿命短 出错概率高读写速度慢稳定性差。嵌入式存储芯片eMMC就可以弥补这个市场需求和NAND F lash发展的缺口。eMMCEmbedded Multi Media Card 采用统一的MMC标准接口 把高密度NANDFlash以及MMC Contro ller封装在一颗BGA芯片中。针对Flash的特性产品内部已经包含了Flash管理技术包括错误探测和纠正 flash平均擦写坏块管理掉电保护等技术。用户无需担心产品内部flash晶圆制程和工艺的变化。同时eMMC单颗芯片为主板内部节省更多的空间。

之前市场上流通的eMMC产品均出自国外的厂商闪迪、三星、东芝。而大陆厂商泰胜微科技今年第一个在国内推出了自有品牌BIWIN的eMM C产品完全自主研发和封装测试并将其产品命名为qNAND 已于年中推向了市场。泰胜微科技专注于嵌入式存储产品的研发和生产。拥有11年Flash的行业经验是华南地区唯一一家拥有12寸晶圆封装测试工厂的民营企业。根据最新的测试结果BIWIN的品牌eMM C——qN AND在一些关键性能指标上大幅优于同类产品。作为后来者泰胜微的表现很值得期待。

1.4 eMMC的未来eMMC规格的标准逐渐从e MMC4.4世代发展到eMM C4.5世代。就目前JEDEC的规划方向来看 eMMC下一个世代将会由UFS Universal Flash Storage规格接棒。我们将UFS视为一种衔接eMMC 4.5版后的NAND Flash新接口标准预期未来初期将在智能型手机及平板计算机等新兴智能型移动装置上成为嵌入式储存媒体的主要的应用标准之一。 UFS将提供极高的速度以即时高速存储大型多媒体文件同时在消费电子设备上使用时降低功耗。有了新的标准预计用户存取90分钟电影的时间会从目前的3分钟降低到几秒钟。这项新的标准将支持手机数码相机等其他消费电子产品并将做为方便通用的开发标准存在。

1.5 eMMC的市场需求

今年e MM C出货量预计将达到3.337亿个高于2010年的2.060亿个。 2011年总体手机出货量的23%左右大约相当于2.397亿部将采用e MM C该比例两年后将升至37%。其它重要的eMMC领域将包括平板电脑、电子书阅读器和具备GP S的便携导航设备。摄像机和机顶盒也在考虑使用eMMC的可行性。 e MM C可提供节省成本的长期解决方案而且具有标准化引脚。

未来几年e MM C出货量将继续上升预计2015年达到7.791亿个。手机将是e MM C市场的最大领域 2015年该领域的出货量将达到5.601亿个 占72%。平板电脑将是第二大e MM C应用市场 四年内该领域的出货量将从今年的1800万个剧增到1.48亿个。eMMC的发展非常迅速性能几乎逐年提升。 I HS iSuppli公司的研究显示作为一种成本划算的高密度闪存 e MMC已成功打入智能手机和平板电脑等高端市场这些产品要求较高的存储密度 同时要求低功耗和较小的引脚。

尤其是 eMM C4.5规范增加了几种新能力来提高寿命包括每秒200MB的单数据率HS200模式几乎把现有内存传输速度提高了一倍。该规范还允许增加一个易失性vo latile缓存进一步利用eMMC portioning来实现更快的程度。

IHS公司认为随着N AND技术发展成各种更加专门的解决方案 eM MC将获得更大的增长动能。它带来了多个供应商之间的兼容性、长期支持和可接受的成本。另外该产品较强的可靠性与性能将帮助其进入未来的高端产品之中从而确保eMMC市场在未来几年保持增长。

2、 e MMC(嵌入式多媒体存储卡)简介

2.1应用范围eMMC (Embedded MultiMediaCard)是嵌入式多媒体卡的缩写 由 MMC协会(MultiMediaCard As -sociation)所订立的嵌入式内存标准规格主要针对行动装置产品为主如手机、智能型手机、平板计算机、笔记本电脑…等等这些产品它们都需要轻薄的机身因此有减少使用零组件面积的需求 eMM C便由此出现。

2.2结构eMMC简化了内存的设计使用多芯片封装(MCP)技术把NAND Flash芯片和控制芯片(Control chip)封装在一起打成单一颗芯片如此便可以省下零组件并增加电路板面积。eMMC架构是由一个嵌入式储存方案所组成 内部结构带有MMC接口、NAND Flash以及Control所组成经由BGA封装在一颗小型的芯片上。简单来说 HOST只需要透过MMC BUS下达命令即可不需要任何内存管理方面的算法(ECC、Wear-Leveling、 BBM)的计算这些都已经交给了与NAND F lash封装在一起的Control chip这对研发团队来说无疑是降低研发成本的好方法。

图1 eMMC系统架构

图2主从设备结构框图

2.3规格eMMC传输速度高达52M B/s 电压范围为1.8v至3.3 v具备高速且可升级的特性。制定规格上 eMMC 4.2制订了eMMC接口速度及容量接口速度为52MB/s、容量规格则大于2 GB。eMMC 4.3则新增Booting Function、 Explicit Sleep Mode、 Reliable Write等功能。eMMC 4.4更强化双倍内存接口效能(DDR)使原本定义的52MB/s速度提升到100MB/s以上效能提高2倍此外还加入了弹性分区管理概念(Multip le Partitioning)将芯片定义为High Density及High Performanc e两个部份可将程序代码和系统数据放在High Performanc e区块如此一来便可以更有弹性的使用区块容量而且在eMMC 4.4还增加了写保护的功能提高数据安全性。eMMC4.5协议中主要新增了HS 200 Mod e时钟频率提高到200Mhz数据传输速率达到了200MB/s 八根数据线的情况。

表1 eMMC引脚接口说明

2.4特性及优势(与传统存储设备比较)eMMC与传统存储设备相比有很多良好的特性。

2.4.1系统宽电压范围

2.4.2十根总线结构

2.4.3完善的数据保护机制

2.4.4两种读写模式

2.4.5三种擦除资料模式

2.4.6增强的主从设备通信技术

2.4.7支持DDR模式双倍速率同步动态随机存储器

2.5工作模式

所有Host与Card之间的传输控制都是统一由HOST来控制而HOST发送控制命令有分为两种广播和地址(点对点传输)。

1、广播命令模式Broadcast commands

顾名思义就是HO S T发送一个命令给所有的MMC卡而某些卡则会对这命令做出回应。

2、地址命令模式Addres sed(point-to-point) c ommands

可以理解成直接命令也就是说Host直接对某张MMC卡下一个命令而卡针对此命令直接做反应。eMMC的五种操作模式开机模式、 ID辨识模式、中断模式、数据传输模式、无效模式。

表2 eMMC五种工作模式e MM C工作时是基于设备跳转到不同状态来工作的。

表3设备不同状态对应的操作模式及总线模式e MM C对应的四种速度模式

表4eMMC的速度模式

2.6数据封包及传输协议

封包(Pac ket) eMMC协议中共有五种数据封包分别是Command、Respons e、Bloc k、 CRCStatus和Busy详述如下

Command一律由Host下达并可带参数的命令。

Response Devic e对Host发出Command所做的响应 内部参数表示该Devic e现阶段的状态为何。

Block eMMC的传输协议中的基本单位所有数据数据都会封装在Block里传输。CRC Status此数据封包通常在写入Block后出现用来通知Host写入Block的结果。

Busy此数据数据通常在写入Block后出现用来通知Host该Device 目前处于忙碌状态无法写入下一个Block。

2.6.1指令(CMD)格式eMMC指令(C MD)分为四种类型分别为

1、广播指令无响应(No Response)

2、广播指令有响应(Respons e)

3、地址指令(点对点)无响应(Respons e)

4、地址指令(点对点)有响应(No Response)

所有的指令均是由48字节长度组成的代码在时钟频率为52 MHz的情况下传输一条指令的时间为0.92ms。

eMM C控制指令一共有57条(CMD 0—CMD 56) 这57条指令又分为10个指令集(class0—class9)不同的设备支持的指令集不同但是class0(basic)是所有设备必须支持的他包括了初始化识别设备等基本指令要想看设备是否支持可以通过看CSD寄存器的配置来了解。

2.6.2设备响应(Response)格式

所有响应均是Devic e接受到Host命令之后在CMD信号线上发送的而响应内容的长短取决于响应的种类。基本的响应结构为Start bit-Transmission bit–Content b its –CRC b its-End bit如图三所示。 eMMC协议中共有5种响应种类分别是R1、 R2、 R3、 R4与R5详细内容如下

图3基本响应封包结构图

R1 (normal response command):

总长48 bit [45:40]代表响应的CMD数值 [39:8]则是表示Device现在的状态及设备可能出错的标志位这些位的说明参照eMM C4.5协议。 R 1还有另一个格式为R 1 b结构与R 1相同不过增加了可选择的BUS Y信号。

R2(CID,CSD register):

总长136bit主要是响应汇报CID与CSD缓存器的内容 CID register分别对应CMD2与CMD 10而CSD register则是对应CMD9。

R3 (OCR register):

总长48bit主要响应回报ORC缓存器的内容只有当Host下CMD1时 Device响应的格式内容就是R3。

R4(Fast I/O):

总长48b it主要用于要写入和读出某个缓存器8b it的区段数据只有当Ho s t下CMD 39 Devic e响应的格式内容就是R4。

R5 (Interrupt request):

总长48bit此响应为中断请求的响应格式只有当Host下达CMD40命令某张卡必须进入中断模式时 Devic e若确实收到并响应此R5响应则代表此卡进入中断并且RC A被设置为0x0。

2.6.3指令与响应传输时序