并行加法器什么是并行进位

什么是串行进位并行加法器？

串行加法进位从最低位进到最高位，即整个进位是分若干步骤进行的。

优点 ，电路结构简单。

缺点，运算速度慢。

超前进位的所有位数进位是同时完成的。

一个CP脉冲就能完成整个进位过程。

优点，运算速度快，缺点，电路复杂。

加法器的工作原理

设一个n位的加法器的第i位输入为ai、bi、ci，输出si和ci+1，其中ci是低位来的进位，ci+1（i=n-1，n-2，…，1，0）是向高位的进位，c0是整个加法器的进位输入，是整个加法器的进位输出。

则和 si=aiii+ibii+iici+aibici ，(1)进位ci+1=aibi+aici+bici ，(2) 令 gi=aibi， (3) pi=ai+bi， (4) 则 ci+1= gi+pici， (5) 只要aibi=1，就会产生向i+1位的进位，称g为进位产生函数；同样，只要ai+bi=1，就会把ci传递到i+1位，所以称p为进位传递函数。

把式(5)展开，得到：ci+1= gi+ pigi-1+pipi-1gi-2+…+ pipi-1…p1g0+ pipi-1…p0c0(6) 。

随着位数的增加式(6)会加长，但总保持三个逻辑级的深度，因此形成进位的延迟是与位数无关的常数。

一旦进位（-1）算出以后，和也就可由式（1）得出。

使用上述公式来并行产生所有进位的加法器就是超前进位加法器。

产生gi和pi需要一级门延迟，ci 需要两级，si需要两级，总共需要五级门延迟。

与串联加法器（一般要2n级门延迟）相比，（特别是n比较大的时候）超前进位加法器的延迟时间大大缩短了。

什么是并行进位

加法器是可以级联的... 参考/z/q858104309.htm ------- ------- |ALU_H| |ALU_L| ------- ------- | | | | 溢 C_in C_out 0 出 / <- 与并行进位相对的，就是串行进位，也就是上面这个图使用的进位方式。

低位的加法做完后，才会产生正确的Cout，这时，高位的加法器将加数和被加数还有进位位3者加在一起，便是高位的结果。

这时候，将低位高位拼接起来，就是全部的结果了.... 所以串行进位做加法，需要更多的时间... 而并行进位中，高位ALU的Cin并不是由低位ALU的Cout产生的，而是有另外的一套硬布线逻辑。

这个硬布线逻辑有两个和ALU位宽相同的输入端和一个一位的输出端，功能就是纯粹的通过与非或之类的逻辑根据输入组合出是否有进位的输出，这样，高位的ALU就不依赖于低位ALU的Cout，于是两个ALU可以同时执行运算.... 所以速度就高了。