处理器ee域名

龙芯2E处理器数据手册中国科学院计算技术研究所意法半导体公司2006年9月龙芯2E处理器数据手册I目录目录.
I图目录.
III表目录.
IV一龙芯2E处理器介绍.
1二龙芯2E处理器接口信号描述.
32.
1系统接口信号框图.
32.
2系统总线接口信号组成.
42.
3DDRSDRAM接口信号组成.
42.
4初始化信号.
52.
5中断信号.
62.
6JTAG信号.
62.
7测试以及控制信号.
72.
8时钟信号.
72.
9电源和地.
8三系统总线协议描述.
93.
1系统接口部件结构特征描述.
93.
2Master和Slave状态.
93.
3系统接口连接方式.
93.
4系统总线请求类型和响应类型.
123.
4.
1处理器请求.
123.
4.
2外部设备响应.
123.
4.
3外部设备请求.
123.
4.
4处理器响应.
133.
5系统接口的buffer管理.
133.
5.
1总线请求管理缓冲.
133.
5.
2处理器读/写请求缓冲.
133.
5.
3外部读/写请求缓冲.
143.
5.
4处理器对外部读请求的数据响应缓冲.
143.
5.
5外部设备对处理器读请求的数据响应缓冲.
143.
6系统总线数据传输流控制.
143.
7系统总线信号编码格式.
153.
8Sysstate以及Sysresp信号组的意义以及信号格式:163.
9中断处理.
163.
10系统总线仲裁.
173.
10.
1总线仲裁规则.
173.
10.
2单处理器环境下总线仲裁协议.
173.
10.
3多处理器环境下总线仲裁协议.
183.
11系统总线请求和响应协议.
193.
11.
1处理器读操作协议.
193.
11.
2处理器写操作协议.
213.
11.
3外部设备读操作协议.
24龙芯2E处理器数据手册II3.
11.
4外部设备写操作协议.
253.
11.
5处理器对外部设备的读操作数据响应协议.
273.
11.
6外部设备对处理器的读操作数据响应协议.
28四DDRSDRAM控制接口描述304.
1DDRSDRAM控制器功能概述.
304.
2DDRSDRAM读操作协议.
314.
3DDRSDRAM写操作协议.
314.
4DDRSDRAM参数配置格式.
324.
5DDRSDRAM采样模式的配置.
33五龙芯2E芯片初始化过程.
365.
1上电复位过程.
365.
2冷复位过程.
375.
3热复位过程.
385.
4处理器复位后的状态.
38六电气特性.
396.
1绝对最大额定值.
396.
2推荐工作条件.
396.
3直流电气特性.
406.
4交流电气特性.
416.
5功耗特性.
42七热特性.
437.
1热阻系数.
437.
2回流焊温度曲线.
43八引脚排列和封装.
458.
1龙芯2E处理器引脚排列.
458.
2龙芯2E处理器封装尺寸.
48龙芯2E处理器数据手册III图目录图2-1龙芯2E处理器接口信号框图.
3图3-1龙芯2E单处理器系统连接示意图.
10图3-2龙芯2E多处理器系统连接示意图.
11图3-3单处理器环境下,处理器与套片的连接17图3-4单处理器环境下系统总线使用权仲裁协议18图3-5多处理器环境下,处理器与套片的连接18图3-6多处理器环境下系统总线使用权仲裁协议19图3-7处理器读操作协议在系统总线上的地址周期21图3-8处理器块写操作协议在系统总线上的传输23图3-9处理器非块写操作协议在系统总线上的传输23图3-10外部设备读操作协议在系统总线上的地址周期25图3-11外部设备块写操作协议在系统总线上的传输27图3-12处理器数据响应协议28图3-13外部设备对处理器读操作的数据响应29图4-1DDRSDRAM读操作协议.
31图4-2DDRSDRAM写操作协议.
31图4-3DDRSDRAM工作频率和处理器工作频率比例为1:10时的采样模式34图5-1上电复位时序图37图5-2冷复位时序图38图5-3热复位时序图38图7-1回流焊温度曲线43图8-1龙芯2E处理器引脚排列图(左边部分)46图8-2龙芯2E处理器引脚排列图(右边部分)47图8-3顶视角度48图8-4底视角度49图8-5侧视角度49龙芯2E处理器数据手册IV表目录表2-1系统总线信号列表4表2-2DDRSDRAM控制接口信号列表.
5表2-3初始化接口信号5表2-4中断接口信号6表2-5JTAG接口信号.
6表2-6时钟相关信号7表2-7处理器内外频配置表7表2-8DDR分频控制系数表.
8表2-9电源和地信号8表3-1Syscmd[11:0]编码标识.
15表3-2SysCmd[2:0]与读操作字节数对应关系.
20表3-3SysCmd[2:0]与写操作字节数对应关系.
22表3-4SysCmd[4:3]与写操作字节数对应关系.
22表3-5SysCmd[2:0]与读操作字节数对应关系.
24表3-6SysCmd[2:0]与写操作字节数对应关系.
26表3-7SysCmd[4:3]与写操作字节数对应关系.
26表3-8SysCmd[2:0]与读操作字节数对应关系.
27表3-9SysCmd[4:3]与读操作字节数对应关系.
29表4-1DDRSDRAM控制器所支持的DDRSDRAM芯片类型.
30表4-2DDRSDRAM配置参数寄存器格式.
32表4-3采样点寄存器表34表6-1绝对最大额定值39表6-2推荐工作温度、电压和频率39表6-3直流电气特性40表6-4直流电气特性(JTAG)40表6-5时钟参数特性41(测试条件:SysClk=100MHz,CoreClk=400MHz)41表6-6输入建立和保持时间41(测试条件:SysClk=100MHz,CoreClk=400MHz)41表6-7输出延迟时间42(测试条件:SysClk=100MHz)42表6-8JTAG参数特性.
42(测试条件:TCK=100MHz)42表6-9功耗特性42(测试条件:VDD=1.
2V,VDDIO=VDDM=2.
5V,SysClk=100MHz,CPU主频=400MHz)42表7-1功耗特性θJA43表7-2回流焊温度曲线参数44表8-1龙芯2E处理器HSBGA452封装尺寸50龙芯2E处理器数据手册1一龙芯2E处理器介绍龙芯处理器主要包括三个系列.
龙芯1号处理器及其IP系列主要面向嵌入式应用,龙芯2号超标量处理器及其IP系列主要面向桌面应用,龙芯3号多核处理器系列主要面向服务器和高性能机应用.
根据应用的需要,其中部分龙芯2号也可以面向部分高端嵌入式应用,部分低端龙芯3号也可以面向部分桌面应用.
以后上述三个系列将并行地发展.
龙芯系列处理器通过充分开发指令级并行性、数据级并行性、以及线程级并行性来提高性能.
其中龙芯1号系列微处理器实现了带有静态分支预测和阻塞Cache的单发射乱序执行流水线;龙芯2号系列微处理器实现了带有动态分支预测和非阻塞Cache的超标量四发射乱序执行流水线,龙芯2号系列微处理器还使用浮点数据通路复用技术实现了定点的单指令流多数据流指令;下一代的龙芯3号系列微处理器将实现片内多核技术.
龙芯2E微处理器是一款实现64位MIPSIII指令集的通用RISC处理器.
龙芯2E的指令流水线每个时钟周期取四条指令进行译码,并且动态地发射到五个全流水的功能部件中.
虽然指令在保证依赖关系的前提下进行乱序执行,但是指令的提交还是按照程序原来的顺序,以保证精确中断和访存顺序执行.
四发射的超标量结构使得指令流水线中指令和数据相关问题十分突出,龙芯2E采用乱序执行技术和激进的存储系统设计来提高流水线的效率.
乱序执行技术包括寄存器重命名技术、动态调度技术和转移预测技术.
寄存器重命名解决WAR(读后写)和WAW(写后写)相关,并用于例外和错误转移预测引起的精确现场恢复,龙芯2E分别通过64项的物理寄存器堆进行定点和浮点寄存器的重命名.
动态调度根据指令操作数准备好的次序而不是指令在程序中出现的次序来执行指令,减少了RAW(写后读)相关引起的阻塞,龙芯2E有一个16项的定点保留站和一个16项的浮点保留站用于乱序发射,并通过一个64项的Reorder队列(简称ROQ)实现乱序执行的指令按照程序的次序提交.
转移预测通过预测转移指令是否成功跳转来减少由于控制相关引起的阻塞,龙芯2E使用16项的转移目标地址缓冲器(BranchTargetBuffer,简称BTB),2K项的转移历史表(BranchHistoryTable,简称BHT),9位的全局历史寄存器(GlobalHistiryRegistor,简称GHR),和4项的返回地址栈(ReturnAddressStack,简称RAS)进行转移预测.
龙芯2E先进的存储系统设计可以有效地提高流水线的效率.
龙芯2E的一级Cache由64KB的指令Cache和64KB的数据Cache组成,片上二级Cache大小为512KB,均采用四路组相联的结构.
龙芯2E处理器内部集成了遵守龙芯2E处理器数据手册2JESD79C标准的DDR控制器,加快了处理器访问内存的速度.
龙芯2E的TLB有64项,采用全相联结构,每项可以映射一个奇页和一个偶页.
龙芯2E通过24项的访存队列以及8项的访存失效队列(MissQueue)来动态地解决地址依赖,实现访存操作的乱序执行、非阻塞Cache、取数指令猜测执行(LoadSpeculation)、写合并(StoreFillBuffer)等访存优化技术.
龙芯2E有两个定点功能部件和两个浮点功能部件.
浮点部件通过浮点指令的fmt域的扩展可以执行32位和64位的定点指令,以及8位和16位的用于媒体加速的SIMD指令.
龙芯2E处理器采用90nm的CMOS工艺实现,布线层为七层铜金属,芯片晶体管数目为4700万,芯片面积6800微米*5200微米,最高工作频率为1GHz,典型工作频率为800MHz,实测功耗为5-7瓦.
龙芯2E单精度峰值浮点运算速度为80亿次/秒,双精度浮点运算速度为40亿次/秒,在1GHz主频下SPECCPU2000的实测分值达到500分,综合性能已经达到高端奔腾III处理器以及中低端奔腾IV处理器的水平.
芯片样机能运行完整的64位中文Linux操作系统,全功能的Mozilla浏览器、多媒体播放器和OpenOffice办公套件等复杂软件.
龙芯2E处理器数据手册3二龙芯2E处理器接口信号描述2.
1系统接口信号框图图2-1为龙芯2E处理器接口信号框图,箭头的方向表示信号的类型:输入、输出或者双向信号.
龙芯2E处理器SysAD[63:0]SysADC[7:0]SysCmd[11:0]SysCmdParPGNT#PREQ#WrRdy#RdRdy#SysValid#Release#SysResp[2:0]SysRespVal#SysState[2:0]SysStateVal#SysStateParSysRst#ColdRst#VCCOKTestClkSysClkClkSel[5:1]NMI#INT[5:0]#DDR_Core_ClkSel[1:0]ScanModeTestModeBistModeHoldImpFirstTCKTDITDOTMSTRSTMDQ[63:0]MDQS[7:0]MDQM[7:0]MADR[13:0]MBA[1:0]MRAS#MCAS#MWE#MCS[3:0]MCKE[1:0]DDR_CLK[5:0]DDR_CLKn[5:0]系统接口信号初始化信号测试及控制信号时钟信号中断信号JTAG信号DDRSDRM控制信号图2-1龙芯2E处理器接口信号框图龙芯2E处理器数据手册42.
2系统总线接口信号组成龙芯2E处理器系统总线信号组成如下:64位双向系统地址数据总线12位双向命令数据标识总线3位总线仲裁信号1位数据传输有效标识信号2位数据传输流控制信号5位针对外部写操作请求号释放信号(含有效位)4位全局写请求号释放信号(含有效位)龙芯2E处理器系统总线信号如表2-1所示:表2-1系统总线信号列表信号名称输入/输出描述SysAD[63:0]I/O系统总线地址/数据总线SysADC[7:0]I/O系统总线地址/数据奇偶校验总线SysCmd[11:0]I/O系统总线命令/数据标识总线SysCmdParI/O系统总线命令/数据标识奇偶校验总线PREQ#O处理器请求信号PGNT#I套片对处理器请求的应答信号WrRdy#I写准备好信号RdRdy#I读准备好信号SysValid#I/O系统总线传输有效标识信号Release#I/O系统总线释放信号SysResp[2:0]I套片对写操作的请求号释放SysRespVal#I套片对写操作的请求号释放有效标识SysState[2:0]O处理器对外部写操作的请求号的释放SysStateVal#O处理器对外部写操作的请求号释放的有效标识SysStateParO处理器释放外部写操作的请求号的奇偶校验标识2.
3DDRSDRAM接口信号组成龙芯2E处理器内部集成的内存控制器的信号完全遵守DDRSDRAM的行业标准(JESD79C).
这些信号组成如下:z64位双向数据总线z8位双向数据选通信号z8位数据掩码信号z14位地址总线龙芯2E处理器数据手册5z6位bank以及芯片片选信号z10位差分时钟信号z2位时钟使能信号z3位命令总线龙芯2E处理器DDRSDRAM控制信号如表2-2所示:表2-2DDRSDRAM控制接口信号列表信号名称输入/输出描述MDQ[63:0]IODDRSDRAM数据总线MDQS[7:0]IODDRSDRAM数据选通信号MDQM[7:0]ODDRSDRAM数据掩码信号MADR[13:0]ODDRSDRAM地址总线MBA[1:0]ODDRSDRAMBank地址信号MWE#ODDRSDRAM写使能MCAS#ODDRSDRAM列选使能MRAS#ODDRSDRAM行选使能MCS[3:0]#ODDRSDRAM芯片选择MCKE[1:0]ODDRSDRAM时钟使能DDR_CLK[5:0]ODDRSDRAM正相时钟输出DDR_CLKn[5:0]ODDRSDRAM反相时钟输出2.
4初始化信号表2-3列出了初始化接口信号的名称、定义、方向并对其进行了描述.
表2-3初始化接口信号信号名称输入/输出描述VccOKI当供电电源已经提供了100ms的大于90%标准电压值的电压,并且输入时钟稳定的输入了100ms后,VccOK被置为有效.
VccOK的有效初始化处理器基础操作模式的配置.
ColdRst#I开机复位或冷复位时被置为有效.
SysRst#I对于任意复位方式外部设备都置SysRst#有效,当冷复位时此信号的有效可以同步或异步于SysClk,当热复位时此信号的有效必须同步于SysClk,SysRst#的无效必须同步于SysClk.
龙芯2E处理器有三种复位信号:VccOK,ColdRst#和SysRst#.
zVccOK:外部设备置VccOK有效,向处理器表明下面的电压参数已满足,处理器开始读芯片内部的ROM,配置所有基础操作模式.
1.
标准为+3.
3V的供电电源(VccIO)已经提供了100ms的大于3.
0V的电压.
龙芯2E处理器数据手册62.
标准为+1.
8V的供电电源(VccInt)已经提供了100ms的大于1.
62V的电压.
3.
标准为+3.
3V的供电电源(VccIOP)已经提供了100ms的大于3.
0V的电压.
4.
标准为+1.
8V的供电电源(VccIntP)已经提供了100ms的大于1.
62V的电压.
zColdRst#:上电复位或冷复位时外部设备置ColdRst#有效,ColdRst#的无效必须同步于SysClk.
zSysRst#:对于任意复位方式外部设备都置SysRst#有效,当冷复位时此信号的有效可以同步或异步于SysClk,当热复位时此信号的有效必须同步于SysClk,SysRst的无效必须同步于SysClk.
2.
5中断信号龙芯2E处理器支持6个外部中断和1个不可屏蔽中断.
这些中断可以由外部写请求或分布的中断管脚引起,这些管脚的信号在时钟上升沿被处理器内部锁存器锁存.
中断产生时,处理器进行例外处理.
表2-4列出了中断接口信号的名称、定义、方向并对其进行了描述.
表2-4中断接口信号信号名称输入/输出描述Int#[5.
.
0]I6个外部中断,这些信号同中断寄存器的各位分别进行或操作NMI#I非屏蔽中断,此信号的非值同中断寄存器的第6位进行或操作2.
6JTAG信号龙芯2E处理器提供同JTAG规范一致的边界扫描接口,JTAG接口特别有益于检测处理器管脚的连接完整性.
表2-5列出了JTAG接口信号的名称、定义、方向并对其进行了描述.
表2-5JTAG接口信号信号名称输入/输出描述TDIIJTAG串行扫描数据输入TDOOJTAG串行扫描数据输出TMSIJTAG命令,表明进入的串行数据为命令信号TCKITAG串行扫描时钟TRST#I当TRST#引脚无效时,将复位JTAG控制器状态机龙芯2E处理器数据手册72.
7测试以及控制信号龙芯2E处理器中,测试信号(ScanMode、TestMode、BistMode、Hold等)仅用于芯片物理测试,如扫描链测试等.
当芯片正常工作时,这些信号置为无效(均为1).
ImpFirst信号用于选择读操作数据返回是否为关键字优先,在目前的设计中,默认为关键字优先,即ImpFirst为1.
2.
8时钟信号在龙芯2E处理器中,与时钟相关的信号见表2-6.
系统输入时钟信号只有一个即SysClk,TestClk仅在芯片测试时使用.
处理器内核的时钟由SysClk由PLL生成,处理器内核时钟与SysClk的倍频关系由ClkSel信号来决定,具体的倍频关系见表2-7.
龙芯2E处理器对DDRSDRAM的输出工作时钟是由处理器内核时钟分频生成,具体的分频控制是由DDR_Core_ClkSel信号来控制,具体分频关系见表2-8.
表2-6时钟相关信号信号名称输入/输出描述SysClkI系统输入时钟,提供内部PLL用于产生内核工作时钟.
它也表示系统接口总线的工作时钟.
ClkSel[5:1]IPLL倍频系统控制信号,详见表2-7.
DDR_Core_ClkSel[1:0]IDDR分频系数控制信号,详见表2-8.
表2-7处理器内外频配置表ClkSel[5:1]倍频输入频率范围(MHz)ClkSel[5:1]倍频输入频率范围(MHz)000001ANY000011.
2550~7500010250~90000112.
2550~8300100350~60001013.
55000110450~90001114.
550~8301000583~133010015.
583~13301010683~133010116.
566~120011007120~133011017.
566~100011108100~133011118.
550~9010000990~133100019.
550~83龙芯2E处理器数据手册8100101083~1331001110.
550~75101001175~1331010111.
550~66111111275~133Default10表2-8DDR分频控制系数表DDR_Core_ClkSel1DDR_Core_ClkSel0分频系数006018101011122.
9电源和地在龙芯2E处理器中的电源和地信号见表2-9.
表2-9电源和地信号信号名称输入/输出描述VDDPWR1.
2V处理器核电源GNDGND1.
2V处理器核地VDDM_2v5PWR2.
5VDDR电源GNDM_2v5GND2.
5VDDR地VDDIO_2v5PWR2.
5VIO电源GNDIO_2v5GND2.
5VIO地VDDM_RefI1.
25VDDR参考电压输入VDD2v5_PLLPWR2.
5VPLL电源GND2v5_PLLGND2.
5VPLL地VDD_PLL_0PWR1.
2VPLL电源0GND_PLL_0GND1.
2VPLL地0VDD_PLL_1PWR1.
2VPLL电源1GND_PLL_1GND1.
2VPLL地1DVDD_PLLPWR1.
2VPLL数字电源DGND_PLLGND1.
2VPLL数字地AVDD2v5_PLL_0PWR2.
5VPLL模拟电源0AGND2v5_PLL_0GND2.
5VPLL模拟地0AVDD2v5_PLL_1PWR2.
5VPLL模拟电源1AGND2v5_PLL_1GND2.
5VPLL模拟地1GND_2v5_compGND2.
5V补偿地龙芯2E处理器数据手册9三系统总线协议描述龙芯2E处理器的SYSAD总线接口部件实现系统总线splittransaction技术,该技术使得系统总线上多个总线处理事务可以同时被处理,因此,在一定程度上可以提高系统总线的工作效率.
3.
1系统接口部件结构特征描述龙芯2E处理器系统接口部件结构特征如下:z处理器系统总线采用多处理器总线监听协议;z系统总线不支持Cache一致性协议的相关操作;z系统接口部件内部支持PCI设备与DDRSDRAM之间的DMA操作;z系统总线实现具有广播特征的写操作总线协议.
3.
2Master和Slave状态在任何时刻,系统总线接口部件都处于或者是Master状态或者是Slave状态.
当处理器处于Master状态时,处理器来驱动系统总线信号并且允许处理器发送处理器请求到外部设备;当处理器处于Slave状态时,处理器不驱动系统总线信号,此时,处理器监听系统总线上的外部事务请求,并且作出相应的判断和处理.
3.
3系统接口连接方式龙芯2E处理器实现多处理器之间基于监听的总线协议,既可以支持单处理器系统,又可以支持多处理器系统.
龙芯2E处理器数据手册10z单处理器型连接方式SysAD[63:0]SysADC[7:0]SysCmd[11:0]SysCmdParPGNT#PREQ#WrRdy#RdRdy#SysValid#Release#SysResp[2:0]SysRespVal#SysState[2:0]SysStateVal#龙芯2ESysStatePar套片I/O图3-1龙芯2E单处理器系统连接示意图龙芯2E处理器数据手册11z多处理器型连接方式SysAD[63:0]SysADC[7:0]SysCmd[11:0]SysCmdParPGNT#PREQ#WrRdy#RdRdy#SysValid#Release#SysResp[2:0]SysRespVal#SysState[2:0]SysStateVal#龙芯2ESysStatePar套片I/OSysAD[63:0]SysADC[7:0]SysCmd[11:0]SysCmdParPGNT#PREQ#WrRdy#RdRdy#SysValid#Release#SysResp[2:0]SysRespVal#SysState[2:0]SysStateVal#龙芯2ESysStatePar图3-2龙芯2E多处理器系统连接示意图龙芯2E处理器数据手册123.
4系统总线请求类型和响应类型龙芯2E系统总线接口支持如下请求和响应:处理器请求外部设备响应外部设备请求处理器响应3.
4.
1处理器请求系统总线上的处理器请求是由处理器内核发起的对外部设备的读/写访问操作.
龙芯2E处理器支持以下几种处理器请求类型:z块读(BlockRead)z双字(Double)/字(Single)/部分字(Partial-Word)读请求z块写(BlockWrite)z双字(Double)/字(Single)/部分字(Partial-Word)写请求对于读操作,处理器需要外部设备给出读操作相应的数据;对于写操作,处理器需要套片给出写操作相应的请求号(RequestNumber).
3.
4.
2外部设备响应外部设备响应是针对处理器读请求的数据响应,由套片或者共享总线的另外一个处理器发起.
龙芯2E处理器支持以下几种响应操作:z块(Block)数据响应z双字(Double)/字(Single)/部分字(Partial-Word)数据响应3.
4.
3外部设备请求外部设备请求是针对处理器所管辖的内存空间的读/写请求,该请求由套片或者共享总线的另外一个处理器发起.
龙芯2E处理器支持以下几种外部请求:z块读(BlockRead)z双字(Double)/字(Single)/部分字(Partial-Word)读请求z块写(BlockWrite)z双字(Double)/字(Single)/部分字(Partial-Word)写请求对于外部设备发起的读操作,处理器需要给出读操作相应的数据;对于外部龙芯2E处理器数据手册13设备发起的写操作,处理器在完成对该写操作的内存写入以后,需要给出该写操作相应的请求号(RequestNumber).
3.
4.
4处理器响应处理器响应是处理器针对外部设备读请求的数据响应.
龙芯2E处理器支持以下几种响应操作:z块(Block)数据响应z双字(Double)/字(Single)/部分字(Partial-Word)数据响应3.
5系统接口的buffer管理为了提高系统总线的操作效率,龙芯2E处理器系统总线采取了Splittransaction技术,为了实现该技术,处理器系统接口部件包含了如下5个缓冲:z总线请求管理缓冲(current_request_buffer)z处理器读/写请求缓冲(processor_request_buffer)z外部读/写请求缓冲(external_request_buffer)z处理器对外部读请求的数据响应缓冲(processor_response_buffer)z外部设备对处理器读请求的数据响应缓冲(external_response_buffer)3.
5.
1总线请求管理缓冲总线请求管理缓冲是维护系统总线Splittransaction的核心所在,它记录当前时刻系统总线上所存在的总线事务以及这些事务所对应的ID(即Request_number),处理器的任何读/写请求在发起前都需要查询该队列,在确认当前系统总线还存在可以使用的事务ID(Request_number)时才进行系统总线使用权的申请.
另外,对于共享在同一总线的所有处理器以及套片来说,事务ID(Request_number)是全局分配的,由于龙芯2E处理器系统总线上最多能同时支持8个事务处理,因此,总线请求管理缓冲的项数为8项.
3.
5.
2处理器读/写请求缓冲在龙芯2E处理器系统接口部件中,处理器读写请求缓冲包含8项,即处理器接口部件中能最大缓冲8个处理器读/写请求.
这些请求以FIFO的形式被处理器接口部件处理.
龙芯2E处理器数据手册143.
5.
3外部读/写请求缓冲在龙芯2E处理器系统接口部件中,外部读写请求缓冲包含8项,即处理器接口部件中能最大缓冲8个外部读/写请求.
这些请求以FIFO的形式被处理器接口部件处理.
3.
5.
4处理器对外部读请求的数据响应缓冲在龙芯2E处理器系统接口部件中,处理器对外部设备读请求的数据响应缓冲包含8项,即处理器接口部件中能最大缓冲8个处理器对外部读请求的数据响应.
这些响应以FIFO的形式被处理器接口部件处理.
3.
5.
5外部设备对处理器读请求的数据响应缓冲在龙芯2E处理器系统接口部件中,外部设备对处理器读请求的数据响应缓冲包含8项,即处理器接口部件中能最大缓冲8个外部设备对处理器读请求的数据响应.
这些响应以FIFO的形式被处理器接口部件处理.
3.
6系统总线数据传输流控制龙芯2E处理器系统总线支持的最大数据传输速率是每个系统总线时钟周期传输一个双字的数据.
对于套片来说,有时来不及处理处理器的请求,因此,引入一种数据传输流控制机制.
在龙芯2E的系统总线设计中,数据传输流的控制是通过WrRdy和RdRdy来实现的.
龙芯2E处理器只有以下条件满足时才能发起系统总线读操作:z系统总线处于主设备(Master)状态zRdRdy在两个系统总线时钟周期以前有效z系统总线上有空闲的事务ID(request_number)龙芯2E处理器只有以下条件满足时才能发起系统总线写操作:z系统总线处于主设备(Master)状态zWrRdy在两个系统总线时钟周期以前有效z系统总线上有空闲的事务ID(request_number)由于处理器对外部设备的读请求的数据响应不需要额外的事务ID(request_number),因此,当以下条件满足时,处理器就可以向系统总线上发送龙芯2E处理器数据手册15数据响应:z系统总线处于主设备(Master)状态zWrRdy在两个系统总线时钟周期以前有效3.
7系统总线信号编码格式在龙芯2E系统总线设计中,SysAD仅用于数据传输,没有特定的标识意义,对于总线命令的定义只在SysCmd中体现,其中,SysCmd信号组中各位的定义如表3-1所示.
表3-1Syscmd[11:0]编码标识Syscmd[11:0]中各位的意义总线周期类别命令类别11109876543210块读0Request_number0X0XData_size非块读0Request_number0X1XData_size块写0Request_number1X0XData_size处理器地址周期非块写0Request_number1X1XData_size非块写1Request_numberXXXData_typeX块写1Request_numberXXXData_typeX处理器数据周期数据响应1Request_numberX0/1XData_typeX块读0Request_number0X0XData_size非块读0Request_number0X1XData_size块写0Request_number1X0XData_size外部地址周期非块写0Request_number1X1XData_size非块写1Request_numberXXXData_typeX块写1Request_numberXXXData_typeX外部数据周期数据响应1Request_numberX0/1XData_typeX其中:1、外部信号周期和处理器信号周期中的命令格式完全一致;2、Request_number与MIPSR10000中的Request_number的意义一样,只是在系统总线写操作命令中也包含Requestnumber;3、X表示无意义;4、在数据响应周期,Syscmd[6]标识对应于读操作的数据返回是否正确,即buserror信号.
其中,Syscmd[6]=0:表示数据是正确的;Syscmd[6]=1:表示数据是不正确的.
该信号主要用于处理器所发出的无效读请求的响应标识.
龙芯2E处理器数据手册165、Data_type标识数据是与写操作对应还是与读操作的数据返回对应,并且还用来标识是否是最后一个数据.
Data_type=2'b00:写请求对应数据,且不是最后一个数据;Data_type=2'b01:读请求对应数据,且不是最后一个数据;Data_type=2'b10:写请求对应数据,而且是最后一个数据;Data_type=2'b11:读请求对应数据,而且是最后一个数据.
6、Data_size标识读写操作对应的数据大小.
Data_size=3'b000:一字节;Data_size=3'b001:二字节;Data_size=3'b010:三字节;Data_size=3'b011:四字节;Data_size=3'b100:五字节;Data_size=3'b101:六字节;Data_size=3'b110:七字节;Data_size=3'b111:八字节.
3.
8Sysstate以及Sysresp信号组的意义以及信号格式:龙芯2E处理器设计中,Sysstate信号组用来实现处理器对外部写操作对应的requestnumber的释放;Sysresp信号组用来通知处理器一个requestnumber被释放.
Sysstate信号组由写操作对应的处理器完成对该写操作的处理时给出,该信号组直接与套片相连,sysstateval信号低电平标识有效,Sysstate[2:0]=requst_number.
Sysresp信号组由套片接收到有效的Sysstate信号组后给出,sysrespeval信号低电平标识有效,Sysresp[2:0]=requst_number.
3.
9中断处理为了与龙芯2D及以前版本处理器以及相应系统软件的兼容,在龙芯2E设计中,中断依然采用套片通过专用的中断信号来向处理器发起中断请求.