存储器存储系统 内 存 储 器

存储系统内存储器

第五章存储系统

内存储器

一、教学目标

1掌握半导体存储器的组成及寻址

2. 掌握半导体存储器与C PU的连接

3. 掌握半导体存储器的设计步骤

二、教学重点、难点

半导体存储器的组成及寻址半导体存储器与CPU的连接半导体存储器的设计步骤

三、教学方法

教师讲解学生思考、记忆教与学对应的全链式教学法

四、教具使用

计算机一台、多媒体幻灯片演示

五、教学内容与过程

导入提问 内存储器的定义

学生思考、看书、回答

教师总结归纳存储器的特点进入教学课题。

讲授新课 多媒体幻灯片演示和板书

5.2 内存储器

2半导体存储器的组成及寻址

由于当前生产的存储器芯片的容量是有限的要组成实际需要的存储器需要在字向和位向进行扩展。

⑴位扩展法

位扩展法是进行位数的扩充(加大字长) 存储器的字数则与存储芯片的字数相同。存储芯片有一位、四位、八位等不同的结构。例如 8 K ×8位、 16K ×4位、 64K ×1位等芯片都是不同结构的64K位芯片。

要使用16K ×1位的存储芯片组成16K ×8位的存储器其容量为16K 字长为8位则应有14根地址线和8根数据线。教材图5-4是用8片芯片采用位扩展方式的组成结构它把8片存储器芯片的地址线、片选线、读写控制线各自并联各片数据端则单独引出连接到相对应的数据线上。这种连接方式中实际上没有片选的要求可将片选信号CS接地。 14根地址线每根并联接有8片芯片每根线有8个负载每条数据线接一片芯片只有一个负载。

提问教材图5-4谈谈位扩展法的特点

分组讨论法鼓励学生思考、讨论、看书、回答

⑵字扩展法

字扩展法是位数不变而在字方向进行扩充。例如用16K ×8位的存储器芯片组成64K ×8位的存储器这要用4片16K ×8位的存储器芯片并把它们的地址线、数据线、读写控制线各自并联片选信号则单独引出以区分各片地址。其结构教材图5-5所示。由图可见 4个芯片并联。地址总线的低14位A 13A 0与各芯片的14位地址端相连称为片内地址地址总线的高位地址A 15、 A 14经过译码器译码后分别与4个芯片的片选端相连称为片选地址(或选片地址) 。数据线则与各片的数据端相连D 7D 0。

提问教材图5-5谈谈字扩展法的特点

分组讨论法鼓励学生思考、讨论、看书、回答

提问教材表5-1谈谈各芯片地址范围

分组讨论法鼓励学生思考、讨论、看书、回答

⑶字位扩展法

提问教材图5-6谈谈字位扩展法的特点

分组讨论法鼓励学生思考、讨论、看书、回答

3半导体存储器与CP U的连接

⑴线选方案

线选方案构成的存储器可以减少或不用译码器和驱动器等部件。线选就是用低位地址进行每片内的存储单元寻址用高位地址线作为各片的片选信号线。

提问教材图5-7分析线选方案。

分组讨论法鼓励学生思考、讨论、看书、回答

⑵采用译码器连接方案

教材图5-8所示是采用译码器连接的方案。这种方案采用低位地址对每片内的存储单元进行寻址用高位地址经译码器译码输出进行片选其地址是连续的给编程带来方便在各存储器系统中被广泛采用。

提问教材图5-8分析译码器连接方案。

分组讨论法鼓励学生思考、讨论、看书、回答

4半导体存储器的设计步骤

教师总结

⑴选择存储器芯片

选择存储器芯片的原则是一般根据存取速度、存储容量、 电源电压、成本等因素综合考虑 以便选择指标相当的存储器芯片。

⑵位向(字长)芯片数量的确定

如果所选芯片的位数不够 即不能满足系统的字长要求则可按字长位数计算出所需要的芯片数。即芯片数总字长海片的字长。

若要求总字长为16位 Intel2114芯片的容量为1024字×4位/字则1644片即需

要用4片芯片来组成一个“单元存储体” 。这时可将4片芯片的地址线A 9—A 0、片选端CS 、读/写控制端CE对应地并联起来并将各芯片的数据线(2114每片4条)连向相应的数据总线从第一片至第四片的I O线依次连向D 0D 3、 D 4D 7、 D 8

D 11、 D 12D 15。

⑶字向(容量)芯片数目的确定

如果所选存储器芯片的容量不够应增加容量则可按容量要求计算出字向所需的芯片数。即总片数总容量每片的容量。

若现要求容量为8K ×16位对2114芯片来说总片数为

(8K×16位)  (1K×4位片)=8×4=32片

这时可将各“单元存储体”内、各片的片内地址对应端相并联并连向对应的地址总线位上把各“单元存储体”中各芯片的读写控制线WE相并联并接向CPU的读写控制端将各“单元存储体”内各芯片的片选端CS并联后再连到相应的译码器输出端以便实现片选寻址。

⑷对CPU总线负载能力的考虑

目前使用的半导体存储器多数是MOS电路直流负载小其主要负载为电容负载 因此在小型机系统中存储器可以与CP U直接相连。而在较大的系统中就应当考虑CP U 是否有足够的驱动能力 当需要时必须选有驱动能力相当的缓冲器。

⑸C PU的时序和存储器存取速度的配合

通常情况下 CPU在“取指令”和“读/写操作”时其时序是固定的。常常以它们为基准来确定对存储器存取速度的要求。或在存储器存取速度已经确定的情况下必须对C PU的周期安排进行调整例如增设等待周期以实现CPU与存储器之间的时序配合。 ⑹有关存储器的地址分配和选片问题

主存储器通常分为RAM和R OM两大部分 RA M又要分成系统区和用户区 因此主存储器的地址分配是个十分重要的问题。这将涉及有关地址越界和存储保护等有关技术。⑺控制信专线的连接

除了片内地址线、片选信号线、读/写控制线和数据线等连接之外还要考虑附加控制存储器等的连线 以便实现CPU对存储器的正确控制。

小结

1半导体存储器的组成及寻址

2.半导体存储器与CP U的连接

3.半导体存储器的设计步骤

作业

1. 复习本次课内容

2.预习下次课内容

3.做本章的随堂练习

4.做本章学习指导中的作业