指令8a源码

5%跳转和调用20%(其中60%是成功的)条件分支Quiz3假设各种分支占所有指令数的百分比如下表所示:现有一5段流水线,每段延迟时间均为一个时钟周期,分支转移地址在第3个时钟周期结束时才能计算出来,条件分支的转移条件在第4个时钟周期才能确定.
假设第一个流水段是取指阶段,第二个流水段是指令译码阶段,理想CPI值为1.
试通过计算说明应该采用哪种控制相关处理策略(冻结技术、预测分支成功策略以及预测分支失败策略)性能最高第4章指令级并行Review:基本流水线流水线提高的是指令带宽(吞吐率),而不是单条指令的执行速度相关限制了流水线性能的发挥结构相关:需要更多的硬件资源数据相关:需要定向,编译器调度控制相关:尽早检测条件,计算目标地址,延迟转移,预测增加流水线的级数会增加相关产生的可能性异常,浮点运算使得流水线控制更加复杂编译器可降低数据相关和控制相关的开销Load延迟槽Branch延迟槽Branch预测指令级并行的概念计算机系统的并行性,从执行程序的角度,分为:指令内部并行:指令内部的微操作指令级并行:并行执行两条或多条指令任务级或过程级并行:并行执行两个或多个过程或任务作业或程序级并行:在多个作业或程序间并行从处理数据的角度,并行性等级分为:字串位串字串位并字并位串全并行提高并行的三种途径时间重叠资源重复资源共享4.
1先进流水线技术和指令级并行(InstructionLevelParallelism)ILP:无关的指令重叠执行流水线的平均CPIPipelineCPI=IdealPipelineCPI+StructStalls+RAWStalls+WARStalls+WAWStalls+ControlStalls本章研究减少停顿(stalls)数的方法和技术基本途径软件方法(编译器优化)Gcc:17%控制类指令5instructions+1branch在基本块上,得到更多的并行性挖掘循环级并行硬件方法动态调度方法以DLX的浮点数操作为例采用的基本技术本章遵循的指令延时产生结果的指令使用结果的指令所需延时FPALUopAnotherFPALUop3FPALUopStoredouble2LoaddoubleFPALUop1LoaddoubleStoredouble0IntegeropIntegerop0(当使用结果的指令为BRANCH指令时除外)基本块内的指令级并行基本块的定义直线型代码,无分支单入口整个程序是由分支语句连接基本块构成循环级并行for(i=1;iout-of-ordercompletion硬件方案之一:记分牌记分牌的基本概念示意图记分牌技术要点(1/2)Out-of-orderexecution将ID段分为:Issue—译码,检测结构相关Readoperands—等待到无数据相关时,读操作数起源于1963年推出的CDC66004FPU5MemoryReference7IU集中相关检查,互锁机制解决相关CDC6600:顺序发射,乱序执行,乱序完成,CDC6600流水线没有采用定向技术,只实现非精确中断Load/store结构采用这种技术的微处理器企业MIPS,HP,IBMSun公司的UltraSparcDECAlpha记分牌技术要点(2/2)Out-of-ordercompletion=>WAR,WAWhazardsWAR的一般解决方案对操作排队仅在读操作数阶段读寄存器对WAW而言,检测到相关后,停止发射前一条指令,直到前一条指令完成要提高效率,需要有多条指令进入执行阶段=>必须有多个执行部件或执行部件是流水化的记分牌保存相关操作和状态记分牌用四段代替ID,EX,WB三段带有记分牌控制的DLX记分牌控制的四阶段(1/2)1.
Issue—指令译码,检测结构相关如果当前指令所使用的功能部件空闲,并且没有其他活动的指令使用相同的目的寄存器(WAW),记分牌发射该指令到功能部件,并更新记分牌内部数据,如果有结构相关或WAW相关,则该指令的发射暂停,并且也不发射后继指令,直到相关解除.
Readoperands—没有数据相关时,读操作数如果先前已发射的正在运行的指令不对当前指令的源操作数寄存器进行写操作,或者一个正在工作的功能部件已经完成了对该寄存器的写操作,则该操作数有效.