sdram控制器调试SDRAM时，数据读写不正常，求助！！

DDR SDRAM是什么意思??

不可以装DDR400的内存条只能插184PIN的SDRAM 外观：SDRAM 金手指上有二个缺口，而DDR的的金手指上只有一个缺口。

现在使用的内存一般都是DDR内存了，以前老的系统一般是SD的，象P3级别的内存。

这两种内存的插槽和引脚不同，不能够混用的。

下面是我找到的文章： 什么是DDR内存 作者：网络 文章来源：转载 点击数：432 更新时间：2005-4-10 DDR内存现在渐渐成为内存市场中新的宠儿，因其合理的性价比从其诞生以来一直受到人们热烈的期望，希望这一新的内存产品全面提升系统的处理速度和带宽，就连对Rambus抱有无限希望的Intel公司也向外界宣布将以最快的速度生产支持DDR内存的新一代P4系统。

不难看出，DDR真的是大势所趋。

近来市场上已闻诸多厂商开始陆续推出自己的DDR内存产品，国际上少数内存生产商之一的金士顿公司（Kingston）其实在去年年底就已完成了批量生产DDR内存的生产线的建设，现在金士顿公司(Kingston)已准备开始向全球接受订单开始大量供货了。

那么究竟什么是DDR内存呢？其技术优势又在何处呢？请让我们先了解一下这样新的事物。

DDR是Double Data Rate SDRAM的缩写（双倍数据速率）。

DDR SDRAM内存技术是从主流的PC66，PC100，PC133 SDRAM技术发展而来。

这一新技术使新一代的高性能计算机系统成为可能，包括台式机、工作站、服务器、便携式，也包括新的通信产品，如路由器。

DDR内存目前被广泛应用于高性能图形适配器。

DDR DIMMs与SDRAM DIMMs的物理元数相同，但两侧的线数不同，DDR应用184pins，而SDRAM则应用168pins。

因此，DDR内存不向后兼容SDRAM，要求专为DDR设计的主板与系统。

DDR内存技术是成熟的PC100和PC133SDRAM技术的革命性进步。

DDR内存芯片由半导体制造商用现有的晶圆片，程序及测试设备生产，从而降低了内存芯片的成本。

Kingston能够利用其现有的制造与测试设备在全球范围内提供DDR模块。

主要的技术及芯片公司，包括Intel, AMD, Via Technology, Acer Labs (Ali), Silicon Integrated Systems (SiS), nVidia, ATI,及ServerWorks都已宣布支持DDR内存。

主板及系统支持DDR内存在2000的Q4中已获引进，在2001年将被大量采用。

DDR DIMM的规范由JEDEC定案。

JEDEC是电子行业联盟的半导体工业标准化组织。

大约300家会员公司提交行业中每一环节的标准，积极合作来发展符合行业需求的标准体系。

Kingston是JEDEC的长期会员，并且是JEDEC的理事会成员。

什么是DDR内存及与SDRAM内存的区别 -------------------------------------------------------------------------------- DDR SDRAM（Dual date rate SDRSM）又简称DDR，翻译成中文就是“双倍速率SDRAM”的意思。

DDR SDRAM也可以说是目前广泛应用的 SDRAM的升级换代版本，在它的催生下，2000年下半年的内存止跌不稳已经彻底摧毁了SDRAM多年营造起来的价格市场。

从技术上分析，DDR SDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍，由于仅多采用了下降缘信号，因此并不会造成能耗增加。

至于定址与控制信号则与传统SDRAM相同，仅在时钟上升缘传输。

另一个明显的改变是增加了一个双向的数据控制接脚（Data Strobe，DQS）。

当系统中某个控制器发出一个写入命令时，一个DQS信号便会由内存控制器送出至内存。

此外，传统SDRAM的DQS接脚则用来在写入数据时（单向：内存控制器?DRAM）做数据遮罩（Data Mask）用。

由于数据、数据控制信号（DQS）与DM同步传输，不会有某个数据传输较快，而另外的数据传输较慢的skew（时间差）以及Flight Time（控制信号从内存控制器出发，到数据传回内存控制器的时间）不相同的问题。

此外，DDR的设计可让内存控制器每一组DQ／DQS／DM与DIMM 上的颗粒相接时，维持相同的负载，减少对主板的影响。

在内存内部架构上，传统SDRAM属于×8组态anization），表示内存核心中的 I／O寄存器有8位数据I／O，不过对于×8组态的DDR SDRAM而言，内存核心中的I／O寄存器却是16位的，一次可传输16位数据，在时钟信号上升缘时输出8位数据，在下降缘再输出8位数据。

此外，为了保持较高的数据传输率，电气信号必须要求能较快改变，因此，DDR改为支持电压为2.5V的SSTL2信号标准。

DDR 内存从型号上看分为两种，一种叫做 PC 1600，每秒钟可传输 1.6GB 的数据，正好是目前100兆赫 SDRAM 内存的两倍；另一种叫做 PC 2600，峰值数据传输率可达每秒2.6GB。

与价格昂贵的Rambus 相比，DDR有如下几个优势：一是由于它是在 SDRAM 内存技术的基础上开发的，因此不仅与目前的个人电脑体系架构有着很好的兼容性，而且开发生产成本低廉。

二是DDR较少存在许可协议的问题。

内存厂商要生产 Rambus 内存条，必须向 Rambus 公司缴纳一笔不菲的费用，以获得生产许可证，这无疑影响到厂家的利润。

而DDR内存的规格是免费提供的。

三是各大厂商的支持。

2001年，包括IBM等在内的诸多IT巨头都宣布将支持 DDR 内存，特别是IBM 还专门设计了两组芯片组，既支持 DDR 内存，也能大幅提高系统总线的速度。

而AMD 公司即将全面上市的760芯片组（支持单处理器电脑）和770芯片组（支持双处理器电脑）将全面支持200兆赫和266兆赫系统总线，也是为了满足 DDR 内存技术标准而设计的。

可能解释的不全面，你到网上去找能找到很多这方面的。

现在主流的DDR，一般是DDR333、DDR400以及DDRII533。

SD基本上属于被淘汰的产品，速度DDR比SD快了很多，而且价格也不错。

现在的主板一般都只支持DDR了

关于FPGA中如何运用sdram的问题

这个问题，你实际已经问到CPU的工作原理了。

首先你要了解单片机的内核--CPU的逻辑原理。

给单片机定义的变量的确也是存储在SDRAM（多数是SRAM）中的，操作时是这样的：首先，CPU用固定的时序到指令寄存器（Flash或ROM）中读取指令，发现有一条指令说:来，我这有个数，呆会要用，帮我分配个地方，这个地方编译器已经帮我定好了。

好，CPU就按指令要求的把这个地方打扫干净（清零），这个过程就是CPU写SDRAM。

完了CPU每执行下面的指令，如果指令要操作这个数，它都会读写一次SDRAM中的那个地址。

好，说到这里，你大概知道我的意思了吧？实际你在FPGA中定义的reg，相当于是CPU的特殊功能寄存器，是必须占用资源的。

要完成你的想法，你要写一个CPU。

最简单的，你在FPGA上挂个Flash，和一个SDRAM，Flash里面是你定义的变量在SDRAM中的地址（看清这句话），于是Flash有多少个存储单元，你就可以定义多少个变量了。

在FPGA里定义两个reg：POINTER和ACC，只要两个。

资源够少吧？用FLASH控制器读FLASH得到一个数据，存储到POINTER，以POINTER为地址，读取SDRAM，得到的数据放到ACC中，一顿加减乘除后，再给它存储到SDRAM中。

用这样的方法你可以拥有和操作无数个变量，而只费两个reg。

完成这个，其实你就实现了一个最简单的CPU。

SDRAM是什么？？？

SDRAM（Synchronous DRAM，同步动态随机存取存储器） 这是一种与CPU实现外频Clock同步的内存模式，一般都采用168Pin的内存模组，工作电压为3.3V。

所谓clock同步是指内存能够与CPU同步存取资料，这样可以取消等待周期，减少数据传输的延迟，因此可提升计算机的性能和效率。

调试SDRAM时，数据读写不正常，求助！！

串口读写SDRAM的调试经验 1。

用ModelSim仿真时SDR有一管脚始终高阻，耽误了不了时间。

还是老问题，控制模块里的wire连线与功能模块的端口不一致(Fifo_Data写成Fifo_DATA)。

这种问题Verilog编译是不会报错的，一旦出错就让人抓狂。

2。

经FIFO,读取串口时，第一个字符读不到，原因就是FIFO要等Read信号重新变高时才出数据。

但开始时却怀疑自已对非阻塞赋值的理解，耽误几个小时。

3。

一开始使用SDRAM模块，却没有用PLL给SDRAM和SDR控制器分频，自已去摸索太难了。