寄存器模块图片

TMS320F28xx/28xxxDSCs模拟接口设计综述应用报告ZHCA063–2008年5月摘要本应用报告提供了一个TMS320F28xx/28xxx数字信号控制器的设计参考指南,主要内容有:模数转换器的配置、设定相关的寄存器、响应对应的中断和电路板设计参考等.
本指导书对于第一次接触TMS320C2000数字信号处理器(DSP),和很少使用模拟器件的软件工程师来说是很有用的.
本指导书包含了许多系统设计时需要考虑的难点问题,主要有:采样频率的设定、高效地从数字信号变换到系统数据存储器的输入通道序列、输入驱动电路和滤波电路、电源供给和校准等.
为了更好地利用数字信号控制器(DSC)——TMS320F28xx/28xxxx系列中的模数转换器(ADC)来进行设计,我们从不同文档中节选许多信息编成方便的设计指南.
相关的代码是在F280xeZdsp开发板上运行的,这些代码也可以广泛作为使用此ADC新设计的软件框架.
在本指导书中涉及到的附属项目和源代码在下面的地址中都能下载:http://www-s.
ti.
com/sc/techlit/spraap6.
zip目录1简介22模数转换模块的结构和描述33模数转换器的准备和运行44F2823x和F2833x系列的DMA功能和校准功能125原理图和布线设计166模数转换器的校准187附加支持188参考文献19附录AF280xx和F281x的差异20PradeepShinde图目录1模数转换器简化模块图32TMS320F280xx芯片的模数转换器引脚连接原理图53模拟输入引脚的阻抗模式(F280xx)54典型的模数转换器输入引脚缓冲/驱动电路65模数转换器的时钟级联86连续模式下的同步和采样频率97通过PIE多路使用模数转换器中断118简化的硬件状态机149地址控制器1410设计例子1:放置器件1711设计例子2:走线/铺铜1712模数转换器转换传递函数关系18表目录A-1F280xx和F281x外设差异20TMS320F28xx/28xxxDSCs模拟接口设计综述1ZHCA063–2008年5月www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述2ZHCA063–2008年5月简介TMS320F28xDSC's具有16-通道,12-位的模数转换器,可以让设计者像使用多种嵌入式设备一样,直接把模拟信号连接到处理芯片上.
在TMS320F28xxDSCs上,增强型ADC外设具有12位分辨率,并且能获得每秒加速到12.
5兆(MSPS)的采样速度(一般的芯片是6.
25MSPS和3.
75MSPS),并且通过流水线结构可以监控模拟信号(如图1).
另外的特性,例如16通道的多路复用、自动定序,双采样和保持(S/H)电路和多路中断表,这些都使得使用者在嵌入式控制和数据记录应用中非常方便.
为了发挥外设接口的灵活性,必须正确配置ADC,可以通过建立和配置不同的电路得到具体的方法.
为了实现最佳性能,必须理解和设置需要的采样比、利用自动定序器来定位通道,同时进行中断配置以读取结果.
本文已经包含了利用DSP/BIOS的软件核函数(TI为TMS320DSP设计的实时操作系统)的方案,此指导书也讨论了电路板设计的一些问题和系统设计时需要注意的事项.
TMS320F281x,TMS320F280xx,TMS320F2804x和较新的TMS320F2832x系列上的ADC外设基本上具有相同的结构,而F280xx和F281x系列芯片上ADC的外设在规格上,具有很少不同的参数,这些在A中都有详细说明.
本应用报告采用F280xx设备的信息,利用不同的图解走查了相关的设置.
附属的代码也是针对F280xx芯片的,但是也可以移植到F281x芯片上.
更多的细节可以参考数据转换手册(SLAA013)[1]和TMS320F2809,TMS320F2808,TMS320F2806,TMS320F2802,TMS320F2801,TMS320C2802,TMS320C2801和TMS320F2801xDSP数据手册(SPRS230)[2].
如果想得到更多组件信息和寄存器细节可以参考TMS320x280x,2801x,2804x模数转换器(ADC)参考指南(SPRU716)[4],TMS320x2833x模数转换器模式(ADC)Module(SPRU812)[18]和TMS320x281xDSP模数转换器参考指南(SPRU060)[5].
更多关于系统控制和中断参考的信息,可以参考缓冲运算放大器到ADC电路集(SLOA098)[6].
如果你对ADC的参数和术语不是很熟悉,那么参考数字转换器(SLAA013)[1].
1简介TMS320F28xx/28xxxDSCs模拟接口设计综述3ZHCA063–2008年5月www.
ti.
com.
cn2ArchitectureandDescriptionofADCModuleChSet(CONV00)ChSet(CONV01)ChSet(CONV02)ChSet(CONV03)ChSet(CONV07)StatePointerMAXCONV1ChSet(CONV08)ChSet(CONV09)ChSet(CONV10)ChSet(CONV11)ChSet(CONV15)StatePointerMAXCONV2SequenceArbiter12-BitA/DConverterSOCEOCS/H-AS/H-BMUXSelectADCINA0ADCINA1ADCINA7MUXSelectADCINB0ADCINB1ADCINB74SOC1EOC144Note:Possiblevalues:ChannelSelect=0-15MAXCONV1=0-7MAXCONV2=0-7SoftwareePWM_SOC_AExternalPin(XINT2_ADCSOC)Start-of-sequenceTriggerSEQ1SEQ2SOC2EOC2MUX12ADCRESULT0ADCRESULT1ADCRESULT712ResultSelectResultMUXADCRESULT8ADCRESULT9ADCRESULT1512ResultSelectResultMUX1212SoftwareePWM_SOC_BStart-of-sequenceTriggerADCstartofconversion(SOC)triggersources4AnalogMUX2.
1MainBlocksandTheirFunctionalitywww.
ti.
comArchitectureandDescriptionofADCModuleFigure1illustratesasimplifiedblockdiagramoftheADCarchitecture.
Figure1.
SimplifiedBlockDiagramofADCModuleTwosets(AandB)of8-channelmultiplexersexpandtheanaloginputcapacityto16channels.
EachMUXblockisfollowedbyitsownsample-and-holdcircuit(S/H-AandS/H-B).
Thisarrangementofdual-MUXandS/Hcircuitsmakessimultaneoussamplingpossible.
Forexample,onechanneleachfromtheAandBblockaresampledatthesameinstance,readingVandIvaluestocalculateinstantaneouspower.
Thereisasingle12-bitADCcore,whichisapipelineanalog-to-digitalconverter.
ThesequencerarbiterkeepstrackoftheinputsignalsconnectedtotheADC,includingthesimultaneousmode.
Dualauto-sequencers(SEQ1andSEQ2)bringflexibilitybyrandomlyselectingthesequenceinwhichtheADCinputchannelsconnecttotheADCcore.
ThishelpsbyconsiderablyreducingCPUoverheadforrepetitiveADCoperation.
Each8-statesequencercanbeusedindependentlytoconvertuptoeightchannelsinthepresetsequence,andSequencer1andSequencer2canbecascadedtoformasingle16-channelsequencer.
SPRAAP6A–May2008AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs3SubmitDocumentationFeedback2模数转换器模块的结构和描述图1显示了ADC结构的精简模块图图1.
ADC结构的精简模块图2.
1主要模块和它们的功能两个8通道的多路复用器(A和B)扩展了模拟输入到16位通道,每一个MUX模块都有它自己的采样保值电路(S/H-A和S/H-B),这种双MUX和S/H使同时采样成为可能,例如,从A和B模块的每一个通道在同一个实体中采样,读取电压和电流值,然后计算出瞬时功率.
12位的ADC核是模数转换器的管路.
序列发生器仲裁保持输入信号与ADC相接,包括在同步模式下.
双自动序列发生器(SEQ1和SEQ2)可以随机选择序列,决定哪一个ADC通道和ADC的核相连接,这样就减少了重复ADC操作带来的CPU过热问题.
每8个状态的序列发生器在预订的程序单独转换成8个通道,并且序列发生器1和序列发生器2可以级联形成单16通道的序列发生器.
模数转换模块的结构和描述www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述4ZHCA063–2008年5月可以利用ADCMAXCONV寄存器设置每个序列的转换数目(每个序列发生器上限是8个,如果级联的就是16).
图1显示了四个不同的外置信号,它们可以作为序列发生器1(SEQ1)的开始转换(SOC)的触发器,也可以利用软件或脉冲宽度调制(PWM)设置序列发生器2(SEQ2)的触发器.
该模块有16个结果寄存器(ADCRESULT0–ADCRESULT15),这些寄存器在开始转换成系统存储之前,保存着模数转换器的计数,任何输入通道(ADCINxx),在序列里都可能被分配给每一次转换,这样就可以很方便重复或者跳过任何通道和通道数在ADCRESULTn寄存器中的序列.
每一个序列的结束(EOS)都会产生三个不同的中断信号ADCINT,SEQ1INT和SEQ2INT,这些中断信号可以把从结果寄存器中的数据转移到系统存储器中.
有关ADC的操作的中断服务程序(ISR)只有CPU可以干涉,这样在完成转换中就减少了CPU的消耗.
更多的有关自动转换序列的细节,可以参考TMS320x280x,2801x,2804xDSP模数转换器参考指南(SPRU716)[4]和TMS320x281xDSP模数转换器参考指南(SPRU060)[5].
关键说明在进行设置之前,首先要审查一下说明,必须确保你对这些数据转换的术语比较熟悉,在这个简短关键要注意的是,采样频率和输入模拟信号的范围,增益和偏离误差是下一阶段要考虑的重要参数,必须对它们进行有效地处理才能使系统正常.
在F280x/F280xx芯片上的最大采样频率是12.
5/6.
25/3.
75MSPS而F281x芯片为12.
5MSPS.
在F280x/F2801x芯片上最大模数转换器的时钟为25/12.
5/6.
25MHz而在F281x芯片上为25MHz输入信号的范围是0Vto3.
0V,偏移误差和增益误差与其它的模数转换器一样.
更多的细节可以参考其它详细说明,或参考下列芯片的电气部分:TMS320F2809,TMS320F2808,TMS320F2806,TMS320F2802,TMS320F2801,TMS320C2802,TMS320C2801,和TMS320F2801xDSPs数据手册(SPRS230)[2],TMS320F2810,TMS320F2811,TMS320F2812,TMS320C2810,TMS320C2811,TMS320C2812数字信号处理数据手册(SPRS174)[3]和TMS320F28335,TMS320F28334,TMS320F28332,TMS320F28235,TMS320F28234,TMS320F28232数字信号控制数据手册(SPRS439)[19].
2.
2硬件设置在ADC硬件设计方面,有两个主要的方面:为了实现ADC的一定功能,添加的无源器件.
处理模拟输入信号的电路.
在第5部分有许多有关完成原理图和电路板设计的内容3.
1ADC的设定和操作在这一部分将要讨论设计问题.
在硬件方面,需要考虑的是外围被动器件,也就是为了实现一些功能而添加的器件,同样为实现功能的模拟输入信号与ADC输入引脚相连接的问题也是非常重要的.
电源供电和外部参考电压在3.
2.
2部分讨论.
3模数转换器的准备和运行TMS320F28xx/28xxxDSCs模拟接口设计综述5ZHCA063–2008年5月www.
ti.
com.
cn3.
1.
1RequiredExternalComponentsfortheADCADCINA[7:0]ADCINB[7:0]ADCLOADCREFINADCRESEXTADCREFPADCREFMVDD1A18VDD2A18VSS1AGNDVSS2AGNDVDDA2VSSA2VDDAIOVSSAIOAnalogInput0Vto3VwithrespecttoADCLOConnecttoanaloggroundFloatorgroundifinternalreferenceisused2.
2F(A)2.
2F(A)22KADCAnalogPowerPin(1.
8V)ADCAnalogPowerPin(1.
8V)ADCREFPandADCREFMshouldnotbeloadedbyexternalcircuitryADCAnalogGroundPinADCAnalogGroundPinADCAnalogPowerPin(3.
3V)ADCAnalogGroundPinADCAnalogPowerPin(3.
3V)ADCAnalogI/OGroundPinADC16-ChannelAnalogInputsADCExternalCurrentBiasResistorADCReferencePositiveOutputADCReferenceMediumOutputADCPowerADCAnalogandReferenceI/OPower3.
1.
2AnalogInputSignalInterfaceSourceSignalACR8ADCIN0C10pFpR1konC1.
64pFh28xDSPSwitchwww.
ti.
comADCSet-UpandOperationFewexternalcomponentsarerequiredforbiasingofinternalbandgapreferenceandfilteringnoiseonreferencevoltagesignals.
Figure2,reproducedfromF280xxdatasheets,showsthesepartsandtheirconnections.
Figure2.
ADCPinConnectionsforTMS320F280xxThesepinsmustbeconnectedasshownabove.
TheF281xdevicesrequiredifferentvaluesfortheseparts(AppendixA).
ThenextstepistodesignthehardwareinterfaceconnectingtheinputanalogsignalstotheADCINxxpins.
NotethateachinputanalogsignalseestheloadfromtheADCINpinasshowninFigure3.
ChisthesamplecapacitorandRonistheONresistanceofthemultiplexerpath.
CpistheparasiticcapacitanceassociatedwiththeADCINpin.
Figure3.
AnalogInputImpedanceModel(F280xx)SPRAAP6A–May2008AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs5SubmitDocumentationFeedback3.
1.
1RequiredExternalComponentsfortheADCADCINA[7:0]ADCINB[7:0]ADCLOADCREFINADCRESEXTADCREFPADCREFMVDD1A18VDD2A18VSS1AGNDVSS2AGNDVDDA2VSSA2VDDAIOVSSAIOAnalogInput0Vto3VwithrespecttoADCLOConnecttoanaloggroundFloatorgroundifinternalreferenceisused2.
2F(A)2.
2F(A)22KADCAnalogPowerPin(1.
8V)ADCAnalogPowerPin(1.
8V)ADCREFPandADCREFMshouldnotbeloadedbyexternalcircuitryADCAnalogGroundPinADCAnalogGroundPinADCAnalogPowerPin(3.
3V)ADCAnalogGroundPinADCAnalogPowerPin(3.
3V)ADCAnalogI/OGroundPinADC16-ChannelAnalogInputsADCExternalCurrentBiasResistorADCReferencePositiveOutputADCReferenceMediumOutputADCPowerADCAnalogandReferenceI/OPower3.
1.
2AnalogInputSignalInterfaceSourceSignalACR8ADCIN0C10pFpR1konC1.
64pFh28xDSPSwitchwww.
ti.
comADCSet-UpandOperationFewexternalcomponentsarerequiredforbiasingofinternalbandgapreferenceandfilteringnoiseonreferencevoltagesignals.
Figure2,reproducedfromF280xxdatasheets,showsthesepartsandtheirconnections.
Figure2.
ADCPinConnectionsforTMS320F280xxThesepinsmustbeconnectedasshownabove.
TheF281xdevicesrequiredifferentvaluesfortheseparts(AppendixA).
ThenextstepistodesignthehardwareinterfaceconnectingtheinputanalogsignalstotheADCINxxpins.
NotethateachinputanalogsignalseestheloadfromtheADCINpinasshowninFigure3.
ChisthesamplecapacitorandRonistheONresistanceofthemultiplexerpath.
CpistheparasiticcapacitanceassociatedwiththeADCINpin.
Figure3.
AnalogInputImpedanceModel(F280xx)SPRAAP6A–May2008AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs5SubmitDocumentationFeedback模数转换器需要的外部器件为了偏置内部带宽间隔的参考和实现参考电压信号的滤波,需要添加一些外部器件.
图2,显示了F280xx数据手册中这一部分的连接和器件.
3.
1.
1图2.
TMS320F280xx芯片的ADC的引脚连接这些引脚必须按照上面图来连接,对于F281x芯片需要不同的值,在A中可以看到.
模拟信号输入接口这一步是设计输入模拟信号和ADCINxx引脚连接的硬件接口,需要注意的是,每一个输入的模拟信号都被看作是ADCIN引脚的负载,如图3所示,Ch是采样电容,Ron是多路复用的导通电阻,Cp是和ADCIN引脚连接的寄生电容.
3.
1.
2图3.
模拟输入阻抗模型(F280xx)模数转换器的准备和运行www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述6ZHCA063–2008年5月_+VINRINCINS1RSWS2CSHVSHVPSOpAmptV(t)=V(-e)cIN3.
2SoftwareSetupADCSet-UpandOperationwww.
ti.
comForeveryconversion,theS/Hswitchisclosedforaperiodequivalentto(ACQ_PS+1)*ADCCLKcycles.
Duringthisperiod,thesamplecapacitorChischargedtothevoltageontheADCINpinthatisconnectedthroughMUX.
Thesourceimpedanceofthisanalogsignalshouldbeaslowaspossibleandremainstablewhenitisbeingsampled.
Theexternaldriverandfiltercircuithastobedesignedconsideringtheabovecircuitandcomponentvalues.
Thehigherthesourceimpedance,thehighertheACQ_PS(sampletime)valuenumbershouldbeset.
ThegoalistochargetheS/HcapacitortothevoltageequaltotheVINvalue;withlessthanone-halfleastsignificantbit(LSB)inerror.
Itisagoodpracticetouseanop-ampdrivercircuitforsignalconditioningofinputanalogsignalsandasabuffer.
Itprovideslow/stableoutputimpedanceandcanbeconfiguredasfilterorlevelshifter;italsoprotectstheADCinputs.
Figure4showsacommonlyusedADCdrivercircuitconfigurationforDCandlow-frequencysignals.
Thevoltagerangeofananalogsignalshouldberestrictedbetween0Vand3.
0V.
Note:First,theanalogsignalstravelthroughamultiplexernetwork.
Anyvoltageoutof0V-3.
0Vrangewillbiasthemultiplexerinanundesiredway,givingincorrectvaluesforotherchannelsaslongastheout-of-rangevoltageremains.
Forachievinggoodaccuracy,thesamplecapacitorshouldbechargedtowithinLSBofthefinalvalue.
Figure4.
TypicalBuffer/DriverCircuitforADCINTheop-ampisolatestheADCandactsasalow-impedancesourcetochargethesamplecapacitor;itcanbeconfiguredasaunitygainbuffer.
ExternalRINandCINformalow-passfilter.
RINisolatestheADCfromtheamplifierduringsampling;CINhelpsinsignalstability.
VPSistheresiduefromaprevioussample.
Ideallyitwouldbezero,butifyouaresamplingback-to-back,itapproachesthepreviouslysampledvalue.
RSWistheon-resistanceofMUX.
Duringacquisition,S1isclosed,S2isopen.
ThesamplingcapacitorCSH(1.
64pF)ischargedthroughtheswitchresistorRSW(1k)andRIN(shouldnotexceed50,typically).
Theactionofchargingthecapacitorisshowninfollowingequation.
FortheinternalRCcircuitformedbyRSWandCSH,thesettlingtimeis9ns.
Itismuchsmallerthantheminimumsamplingwindowof40nsat12.
5MSPS;however,thistimeperiodismuchlongerfortheexternalRCcircuit.
ItshouldbemetbyahighervalueforACQ_PSand/orlowersamplingfrequency,andmeetyourdesign'ssampleraterequirement.
SuggestionsforOp-ampareTI'sOPA340andOPA350;beingsinglesupply,precisionparts.
TheADChastobeconfiguredfirsttocomplywithsystemrequirements.
Thoserequirementsincludesamplingrate,selection,sequencingtheinputchannels,ADCinterruptmanagement,etc.
Thisisachievedthroughvarioussetupregisters.
Theassociatedcodefileincludesthecompletesetupprocedure.
6AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCsSPRAAP6A–May2008SubmitDocumentationFeedback首先模拟信号穿过多路复用网络,任何超过0V-3.
0V范围的电压会产生不可想象的偏移,只要电压值超过范围,其他通道的值就是错误的.
注释:对每一次转换,取样/保持开关在(ACQ_PS+1)*ADCCLK时间内是关闭的,在这段时间内,采样电容Ch在充电,电容上的电压即ADCIN引脚上电压,并且这个引脚和MUX连接.
模拟信号上的源阻抗应该尽量低并且当开始采样的时候保持稳定.
外部驱动和滤波电路必须按照上面的电路和器件的数值来进行设计.
源阻抗越高,就需要把ACQ_PS(采样时间)的值设置越高,目的是要改变采样/保持电容的电压和VIN值相等,不过同时会带来小于1/2LSB错误信号.
利用运算放大器驱动电路对输入模拟信号进行处理同时作为缓冲,是一个很好方法,它提供了低而稳定的输出阻抗,并且可以配置成滤波器或电平移动电路,同时还可以保护ADC的输入.
图4显示了一般针对直流、低频信号ADC驱动电路的配置,模拟信号的电压范围被严格控制在0V到3.
0V.
为了得到准确地好的结果,采样电容应该控制在最终LSB值的有效范围内.
运算放大器独立于模数转换器,对采样电容来说是一个低阻抗源,可以配置成一个整体的增益缓冲.
外部RIN,CIN引脚形成了低通滤波,独立于ADC的RIN在采样期间是起放大作用的,CIN有助于信号的稳定.
VPS是上次采样值,理想情况下是零,如果反复采样的话,就可能是上次采样的值.
RSW是MUX的导通电阻,在采集时,S1关闭,S2打开.
采集电容CSH(1.
64pF)通过开关电阻RSW(1kW)和RIN(通常不会超过50W)进行充电.
充电电容按照下面的公式计算.
对于由RSW和CSH构成的RC电路来说,置位的时间是9ns,这个时间远远小于在12.
5MSPS条件下的最小采样窗口40ns的时间,然而,这个时间远远大于外部的RC电路所消耗的时间.
为了满足ACQ_PS或低采样频率,同时满足设计时采样率的需要,置位时间应该设置为较高的值.
建议的运算放大器采用TI公司的OPA340和OPA350,它们由单电源供电,具有很高的精度.
_+VINRINCINS1RSWS2CSHVSHVPSOpAmptV(t)=V(-e)cIN3.
2SoftwareSetupADCSet-UpandOperationwww.
ti.
comForeveryconversion,theS/Hswitchisclosedforaperiodequivalentto(ACQ_PS+1)*ADCCLKcycles.
Duringthisperiod,thesamplecapacitorChischargedtothevoltageontheADCINpinthatisconnectedthroughMUX.
Thesourceimpedanceofthisanalogsignalshouldbeaslowaspossibleandremainstablewhenitisbeingsampled.
Theexternaldriverandfiltercircuithastobedesignedconsideringtheabovecircuitandcomponentvalues.
Thehigherthesourceimpedance,thehighertheACQ_PS(sampletime)valuenumbershouldbeset.
ThegoalistochargetheS/HcapacitortothevoltageequaltotheVINvalue;withlessthanone-halfleastsignificantbit(LSB)inerror.
Itisagoodpracticetouseanop-ampdrivercircuitforsignalconditioningofinputanalogsignalsandasabuffer.
Itprovideslow/stableoutputimpedanceandcanbeconfiguredasfilterorlevelshifter;italsoprotectstheADCinputs.
Figure4showsacommonlyusedADCdrivercircuitconfigurationforDCandlow-frequencysignals.
Thevoltagerangeofananalogsignalshouldberestrictedbetween0Vand3.
0V.
Note:First,theanalogsignalstravelthroughamultiplexernetwork.
Anyvoltageoutof0V-3.
0Vrangewillbiasthemultiplexerinanundesiredway,givingincorrectvaluesforotherchannelsaslongastheout-of-rangevoltageremains.
Forachievinggoodaccuracy,thesamplecapacitorshouldbechargedtowithinLSBofthefinalvalue.
Figure4.
TypicalBuffer/DriverCircuitforADCINTheop-ampisolatestheADCandactsasalow-impedancesourcetochargethesamplecapacitor;itcanbeconfiguredasaunitygainbuffer.
ExternalRINandCINformalow-passfilter.
RINisolatestheADCfromtheamplifierduringsampling;CINhelpsinsignalstability.
VPSistheresiduefromaprevioussample.
Ideallyitwouldbezero,butifyouaresamplingback-to-back,itapproachesthepreviouslysampledvalue.
RSWistheon-resistanceofMUX.
Duringacquisition,S1isclosed,S2isopen.
ThesamplingcapacitorCSH(1.
64pF)ischargedthroughtheswitchresistorRSW(1k)andRIN(shouldnotexceed50,typically).
Theactionofchargingthecapacitorisshowninfollowingequation.
FortheinternalRCcircuitformedbyRSWandCSH,thesettlingtimeis9ns.
Itismuchsmallerthantheminimumsamplingwindowof40nsat12.
5MSPS;however,thistimeperiodismuchlongerfortheexternalRCcircuit.
ItshouldbemetbyahighervalueforACQ_PSand/orlowersamplingfrequency,andmeetyourdesign'ssampleraterequirement.
SuggestionsforOp-ampareTI'sOPA340andOPA350;beingsinglesupply,precisionparts.
TheADChastobeconfiguredfirsttocomplywithsystemrequirements.
Thoserequirementsincludesamplingrate,selection,sequencingtheinputchannels,ADCinterruptmanagement,etc.
Thisisachievedthroughvarioussetupregisters.
Theassociatedcodefileincludesthecompletesetupprocedure.
6AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCsSPRAAP6A–May2008SubmitDocumentationFeedback软件设置首先要按照系统的需要,设置ADC的相关配置,包括采样频率、选取输入序列通道和ADC中断管理等.
上述操作需要通过一些寄存器来设置,的代码文件包含了完整的设定程序.
3.
2图4.
ADCIN典型的缓冲/驱动电路模数转换器的准备和运行TMS320F28xx/28xxxDSCs模拟接口设计综述7ZHCA063–2008年5月www.
ti.
com.
cn设置ADC寄存器最基础的设置是采样速率、选择/设置自动序列、选择采样的模式、选择开始转换信号和设置序列发生器的通道.
例如第16位结果寄存器存有这样一个值,目的是为了使输入通道按照你想要的顺序,同时为了记住每个序列需要转换的数量.
这一部分讨论了如何设置这些参数,解释了EOS的中断,这些中断是为了CPU以最小的代价同步把ADC计数从结果寄存器中传到系统数据存储器(RAM)中.
ADC的操作是在后台执行,没有消耗任何CPU,主要是因为自动时钟的功能.
如果想得到更详细的ADC外设寄存器的信息可以参考F281x芯片的TMS320x281xDSP模数转换器(ADC)参考指南(SPRU060)[5]和针对F280xx芯片的TMS320x280x,2801x,2804x模数转换器参考指南(ADC)(SPRU716)[4].
3.
2.
1ADC上电和参考电压的选择在所有的F28xx/F28xxx芯片的复位时,ADC内部带隙和参考电路都处于电源关闭状态.
ADC模块的时钟输入是无效的.
带隙是参考电路和模数转换器可以一起上电,在关闭时,可以同时关掉.
然而,对F281x芯片,带隙参考需要首先上电,紧接着是ADC复位上电.
内部带隙参考电压的电路有百万分之50(PPM)/℃的温度稳定性.
如果系统需要更精确的温度变化时,则需要采用具有很大温度稳定性的外部电压参考源.
外部电压参考源电路在转换期间提供了足够的驱动和低噪声环境,典型的原理图在TMS320x281xDSP模数转换器参考指南(SPRU060)[5],中可以看到.
模数转换器的上电顺序如下:1.
使能模数转换器时钟.
设置PCLKCR1寄存器的ADCENCLK位=1.
2.
如果需要,设置外部VREF.
对于F280xx设备,ADCREFIN输入电压(1.
024V,1.
500V,或2.
048V)代替了内部BG电压.
内部BG电压是用来产生REFP/REFM信号,在模数转换器转换期间要使用到.
ADCREFSEL寄存器的两个REF_SEL位的值设置如下:=00内部参考电压(默认)=01外部参考电压2.
048V=10外部参考电压1.
500V=11外部参考电压1.
024VF281x设备:让EXTREF(ADCCTRL3)=1逻辑上不连接REFP/REFM,用户可使用外部参考电压.
如果ADCREFP引脚接2.
0V,ADCREFM引脚接1.
0V,ADCREFP–ADCREFM之间的电势差应该是1.
00±0.
01V.
3.
2.
2对于F280xx和F281x芯片,不管外部参考电压是多少,ADC模拟输入的电压范围仍然是0Vto3V注释:在ADC上电之后,对F280xx芯片允许有5ms延时(对F281x芯片有10ms延时),这样以便于REFP和REFN引脚上的外部电容在适当时充电,在这段期间ADC的计数是不准确的.
注释:3.
给ADC上电,需要设置ADCTRL3寄存器中的ADCBGRFDN和ADCPWDN位=1.
模数转换器的准备和运行www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述8ZHCA063–2008年5月3.
2.
3SettingtheADCClockFrequencyandSamplingRateNoPLLPLLHISPCPHSPCLKADCENCLKPCLKCR[3]ADCLKPSCPSADCCLKACQ_PSSHClock/PulseXCLKINADCSet-UpandOperationwww.
ti.
comWithupto16analoginputsignals,thesamplingratecanbedecidedbasedonthesignalwiththehighestfrequencypertheNyquisttheoryoranyothersystem-levelconsiderations.
TheparametersusedinthesampleratecalculationsaretheADCclockandthesampletime(acquisition)window.
Also,settingofthesamplingmode(simultaneousorsequential)affectsthesamplerate,duetospecificarchitecture.
Notethatthesampling/acquisitionperiodhasaconsiderationofthedrivecircuitbehindtheADCinputpin.
Awiderwindowperiodhelpstocanceltheeffectofvariationinsourceimpedance.
Figure5showstheblockswhichderivetheADCclockandsamplepulse.
Figure5.
ADCClockChainTheADCCLKdecidesthebasicconversiontime.
ThefollowingisanexampleofhowtosetthedesiredADCclock:TheDIV[3:0]bitsofthePLCCRRegistersetsthemultiplierfortheXCLKIN.
ThehighestSYSclockisXCLKIN*5(150MHzfortheF281x/F2823x/F2833xdevices,100MHzfortheF280xdevices,and60MHzfortheF2801xdevices).
Thehigh-speedperipheralclock(HSPCLK)bitsofthehigh-speedperipheralclock(HISPCP)registersetthedividerforSYSCLKOUT(theCPUclock)togettheHSPCLK.
NotethatthePWMperipheraloftheF281xgenerationusestheHSPCLKsignalasitsclocksource;therefore,thedownstreamclockdividersneedtobeusedtosettheADCclocktothecorrectlevel.
FortheF280xxdevices,thisisnotthecase.
TheADCCLKPSfieldoftheADCTRL3registerandtheCPSfieldoftheADCTRL1registerprovideadividerfortheHSPCLKtogetthefinalvalueoftheADCclockfrequency.
SettheADCclockenable(ADCENCLK)bitofthePCLKCR0registerto'1'.
SettheADCclockatorbelowthemaximumspecifiedvalue,25MHz.
fortheF281xdevicesand12.
5/6.
25MHzfortheF280xxdevices.
Next,choosethesamplingwindowthatistheacquisitiontimefortheS/Hcircuit.
ACQ_PSbitsoftheADCTRL1registerdefinesthisperiodas(1+Acqps)*tc(ADCCLK).
ThefinalsamplingrateisacombinationoftheADCclock,acquisitionperiod,andsamplingmode(sequentialorsimultaneous).
Figure6showsthetimingsequenceforthesequentialsamplingmode.
ThistimingdiagramwasreproducedfromtheElectricalSpecificationssectionsoftheTMS320F2809,TMS320F2808,TMS320F2806,TMS320F2802,TMS320F2801,TMS320C2802,TMS320C2801,andTMS320F2801xDSPsDataManual(SPRS230)[2],theTMS320F2810,TMS320F2811,TMS320F2812TMS320C2810,TMS320C2811,TMS320C2812DigitalSignalProcessorsDataManual(SPRS174)[3],andTMS320F28335,TMS320F28334,TMS320F28332,TMS320F28235,TMS320F28234,TMS320F28232DigitalSignalControllers(DSCs)DataManual(SPRS439)[19].
Thesetimingscontainthefollowinginformation:FirstS/Hpulseisactiveafter2.
5tc(ADCCLK),fromthe–veedgeoftheSOCtrigger.
S/Hperiodis(1+Acqps)*tc(ADCCLK)Forthesequentialsamplingmode:–Thefirstresultappearsat(1+Acqps)*tc(ADCCLK),fromthe–veedgeoftheS/Hpulse–Successiveresultsappearatevery(2+Acqps)*tc(ADCCLK)AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs8SPRAAP6A–May2008SubmitDocumentationFeedback设置模数转换器的时钟频率和采样频率如果是16上限的模拟信号输入,采样频率主要是根据信号中由奈奎斯特理论决定的最高频率或者是其它系统级的需要而定,在采样率计算中要使用的参数有:ADC的时钟和采样时间窗口.
采样模式(同步或者是顺序)的设定影响采样率,主要是因为具体的相关结构.
需要注意的是在采样期间需要考虑ADC输入引脚的驱动电路,一个宽窗口时间有助于降低源阻抗变化的影响.
图5显示了驱动模数转换器的时钟和采样脉冲的时钟.
3.
2.
3图5.
ADC时钟级联模数转换器的CLK决定了基本的转换时间,下面是如何设置期望值的例子:ADC时钟:PLCCR寄存器组的DIV[3:0]位设置了XCLKIN的乘法器.
最高的SYS时钟是XCLKIN*5(对F281x/F2823x/F2833x芯片是150MHz,对F280x芯片是100MHz而对F2801x芯片是60MHz).
高速外设时钟寄存器(HISPCP)组的高速外设时钟(HSPCLK)位,为SYSCLKOUT(CPU时钟)设置分频而得到HSPCLK,需要注意的是F281x系列产生的PWM外设利用HSPCLK信号作为它的时钟源,因此,下游的时钟分频器被用来正确地设置ADC的时钟,而对F280xx芯片则不是这样.
ADCTRL3寄存器的ADCCLKPS和ADCTRL1寄存器的CPS,为HSPCLK得到最终的ADC时钟频率提供了分频.
设置PCLKCR0寄存器的ADC的时钟使能位(ADCENCLK)等于1.
设置ADC时钟小于或等于最大值.
对于F281x设备是25MHz,对于F280xx设备是12.
5/6.
25MHz.
紧接着,选定取样窗口,对S/H电路来说就是采样时间.
ADCTRL1寄存器的ACQ_PS位定义了这个时间为(1+Acqps)*tc(ADCCLK).
最后的采样率是采样时间、采样模数(顺序或同步)和ADC时钟的总和.
图6显示了顺序采样的时间顺序,时间图是下列芯片的电气部分的节选:TMS320F2809,TMS320F2808,TMS320F2806,TMS320F2802,TMS320F2801,TMS320C2802,TMS320C2801,andTMS320F2801xDSPs数据手册(SPRS230)[2],TMS320F2810,TMS320F2811,TMS320F2812,TMS320C2810,TMS320C2811,TMS320C2812数字信号处理数据手册(SPRS174)[3],和TMS320F28335,TMS320F28334,TMS320F28332,TMS320F28235,TMS320F28234,TMS320F28232数字信号控制数据手册(SPRS439)[19].
这些定时器包含下列信息:在2.
5tc(ADCCLK)之后首先从SOC触发器的–ve边开始,设置S/H脉冲为有效.
S/H时间是(1+Acqps)*tc(ADCCLK)对顺序采样模式:从S/H脉冲的–ve边开始,第一个结果出现在(1+Acqps)*tc(ADCCLK)后续结果在每一次(2+Acqps)*tc(ADCCLK)出现.
--模数转换器的准备和运行TMS320F28xx/28xxxDSCs模拟接口设计综述9ZHCA063–2008年5月www.
ti.
com.
cnSamplenSamplen+1Samplen+2AnalogInputonChannelAxorBxADCClockSampleandHoldSHPulseSMODEBitADCEventTriggerFromEVorOtherSourcestd(SH)tdachx_ntdachx_n+1tSH3.
2.
4SettingUpSequencer1andSequencer2www.
ti.
comADCSet-UpandOperationForthesimultaneoussamplingmode:–ThefirstresultfortheA0channelappearsat(4+Acqps)*tc(ADCCLK),fromthe–veedgeoftheS/Hpulse–ThefirstresultfortheB0channelappearsat(5+Acqps)*tc(ADCCLK),fromthe–veedgeoftheS/Hpulse–SuccessiveresultsforAxandBxchannelsappearatevery(3+Acqps)*tc(ADCCLK)Note:Ifthesystemdesigndoesnotreallydemand,donotsettheADCCLKforthehighestfrequencyandACQ_PSas0unlessyouhavepropersignalconditioning/buffercircuitryattheADCinput.
SettinglowerfrequencyandhigheracquisitiontimeresultsinachievingaccurateandstableADCcounts.
Figure6.
SequentialModeTimingandSampleRatesThetimingdiagramforthesimultaneoussamplingmodelooksdifferentanditisshownintheElectricalSpecificationssectionsoftheTMS320F2809,TMS320F2808,TMS320F2806,TMS320F2802,TMS320F2801,TMS320C2802,TMS320C2801,andTMS320F2801xDSPsDataManual(SPRS230)[2],theTMS320F2810,TMS320F2811,TMS320F2812TMS320C2810,TMS320C2811,TMS320C2812DigitalSignalProcessorsDataManual(SPRS174)[3],andtheTMS320F28335,TMS320F28334,TMS320F28332,TMS320F28235,TMS320F28234,TMS320F28232DigitalSignalControllers(DSCs)DataManual(SPRS439)[19].
Thenextimportantsetupisfordualsequencers.
Upto16conversionscanbeautomatedforeachSOCtrigger,usingSEQ1andSEQ2.
ThisarrangementsavesCPUoverheadasallconversionsarebeingdoneinthebackground.
Thesesequencerscanbesetasone(cascaded)sequencerforupto16conversionsortwodifferentsequencersofupto8conversionseach.
Thesignalonanyinputpin(ADCINAxandADCINBx)canbeassignedforeachconversion.
AttheEOS,aninterruptisgenerated(ADCINT,SEQ1INT,orSEQ2INT),whichtransfersthereadingstothesystem'sdatamemory.
ThesetuprequiredforSEQ1/SEQ2andrelatedparametersisshownbelow.
TheSEQ_CASCfieldoftheADCTRL1registerdecidesdual-sequencer(0)orcascaded(1)mode.
SettheADCMAXCONVregistertothemaximumnumberofconversions–1inasequence(i.
e.
,ADCMAXCONVvalueof0gives1conversion,valueof1gives2conversions,etc.
).
SetADCCHSELSEQ1toADCCHSELSEQ4registerstoassigntheADCinputchannel(ADCINAxandADCINBx)foreachconversion(CONVnn).
SPRAAP6A–May2008AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs9SubmitDocumentationFeedback对于同步采样模式:从S/H脉冲的–ve边开始,A0通道的第一个结果出现在(4+Acqps)*tc(ADCCLK).
从S/H脉冲的–ve边开始,B0通道第一个结果出现在(5+Acqps)*tc(ADCCLK).
后续的Ax和Bx通道的结果出现在(3+Acqps)*tc(ADCCLK).
---如果不是实际需要,不要把ADCCLK设置成为最高的频率,把ACQ_PS设置为0,除非在模数转换器输入引脚具有合适的信号环境电路.
为获取准确和稳定ADC计数,请设置低频和高的采样时间.
注释:同步采样模式的时序图看起来不尽相同,它是节选自在下列芯片的电器部分:TMS320F2809、TMS320F2808、TMS320F2806、TMS320F2802、TMS320F2801、TMS320C2802、TMS320C2801、TMS320F2801xDSPs数据手册(SPRS230)[2]、TMS320F2810、TMS320F2811、TMS320F2812TMS320C2810,TMS320C2811,TMS320C2812数字信号处理数据手册(SPRS174)[3]、TMS320F28335、TMS320F28334、TMS320F28332、TMS320F28235、TMS320F28234、TMS320F28232数字信号控制器数据手册(DSCs)(SPRS439)[19].
设置序列发生器1和序列发生器2下一个重要的部分是双序列发生器的设置,当上升到16位转换时,对于每一个序列开始触发器都是利用SEQ1和SEQ2自动处理的.
这样的安排在所有的转换同时处于后台运行时,节省了CPU的开销.
这两个序列可以被设定为一个16位转换器序列(级联的),或两个每个8位的序列.
任何输入引脚(ADCINAx和ADCINBx)的信号都可以被认为是每一次转换,在序列结束(EOS)时,ADCINT,SEQ1INT,或SEQ2INT产生中断,这个中断就把读到得信息写到系统数据存储器中.
SEQ1/SEQ2设置要求和相关的参数如下:ADCTRL1寄存器的SEQ_CASC决定了双顺序(0)或级联的模式(1).
在一个序列中,设置ADCMAXCONV寄存器为最大的转换数目(也就是说,ADCMAXCONV值是0对应1序列,1对应2序列).
在每次转换时(CONVnn),通过设置ADCCHSELSEQ1到ADCCHSELSEQ4寄存器来设置ADC的输入通道(ADCINAxandADCINBx).
3.
2.
4图6.
顺序模式的时序和采样频率模数转换器的准备和运行www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述10ZHCA063–2008年5月作为软件触发器,当ADCTRL2的SOC_SEQ1或SOC_SEQ2=1时,序列发生器将会被触发.
为了把序列开始和PWM或外部事件同步,可以选择有条件设置,通过PWM或者在GPIO引脚上的外部脉冲来完成.
对PWM触发器,ADCSOC使能(SOCAEN和/或SOCBEN)以及在这PWM外设的ETSEL寄存器内的SOC触发器(SOCASEL和/或SOCBSEL)限定选择必须被设置,注意在序列中的第一通道是在2.
5个模数时钟周期后采样.
通过设置ADCTRL1寄存器CONT_RUN位=1,可利用SEQ_OVRD位来确定模数转换器继续转换通道.
这样可使模拟输出连续转换.
通过设置这位=0,序列操作处于开关模式,序列在EOS到达时停止,在SOC触发时开始.
回顾和序列相关的ADCTRL2寄存器数据设置参数,注意到SOC_SEQ1、SOC_SEQ2和相关选择触发信号开始序列位.
每一个触发信号把所有的通道集转换为一个序列,然而,这些信号没有被用做所有通道或者一个特定通道的开始信号.
顺序和同时采样模式由于信号需要同时被采集(如电压和电流),应选择同时采样模式.
然后,利用S/H-A和S/H-B的采样保持电路,在Ax和Bx输入端的信号可以同时被采集,通道的选择是双向的,例如A0/B0,A1/B1等,而不是A2/B4或A6/B2等.
计数结果在ADCRESULT0/ADCRESULT1成双存储,同3.
3.
2部分提到过的一样,采样频率的计算依赖于选择同时或顺序采样模式.
如果想了解更多的信息,可以参考具体芯片的模数转换器的说明部分,设置ADCTRL3寄存器的SMODE_SEL位=0是选择顺序模式,相反如果选择同时模式,就设为1.
模数转换器中断和利用外部中断扩展期模块设置中断每个转换计数的结果存在ADCRESULTn寄存器中,而这个寄存器是通过序列设置的.
注意计数结果是存在寄存器的[15:4]位中,同时这些计数结果也被存在具有数据右对齐(即[11:0]位)的微ADC(0xB00)寄存器组中.
系统的主要电路在任何时候都能读入这些值,并且在每一次序列期间更新一次,一旦在每次序列的最后通道完成转换之后,便会产生一个中断,每一次序列结束都利用中断同步把ADC计数从ADCRESULTn寄存器中转到系统存储器中.
这些中断是ADCINT,SEQ1INT和SEQ2INT(对F281x设备,只是ADCINT中断).
它们从外设中断扩展模块(PIE)得到中断,这些中断从其它外设连接到CPU上.
3.
33.
2.
5模数转换器的准备和运行TMS320F28xx/28xxxDSCs模拟接口设计综述11ZHCA063–2008年5月www.
ti.
com.
cn(Flag)IFR(12:1)INT1INT2INT11INT12(Enable)IER(12:1)MUXGlobalEnableINTM10CPU(Enable)MUXINTxPIEACKx(EnableFlag)(Flag)PIEIERx(8:1)PIEIFRx(3:1)INTx.
1INTx.
2INTx.
3INTx.
4INTx.
5INTx.
6INTx.
7INTx.
8FromPeripheralsorExternalInterruptswww.
ti.
comADCSet-UpandOperationFigure7.
ADCInterruptsMultiplexedviaPIEBlockThePIEblockmultiplexesnumerousinterruptsourcesintoasmallersetofinterruptinputs.
ThepathforADCinterruptsissetusingthePIEregisters.
Forcompletionpurpose,thisprocedureisexplainedinthefollowingparagraphs.
DesignersfamiliarwithPIEarchitecturecanskipthissection.
SeethePIEarchitectureinFigure7andalsothePIEtablefromthedevice-specificdatasheets.
EachperipheraloftheF28xxxdevicesisabletogeneratemultipleinterruptsignalsfortheefficientoperation.
Theseinterruptsaregeneratedwithinaperipheralblock,multiplexedto12INTxlineswithselection/readcontrolwithinthePIEblockandprocessedintheCPUblock.
Theinterruptsaregroupedintoblocksofeightandeachgroupisfedintooneof12CPUinterruptlines(INT1toINT12).
Eachof96interruptsissupportedbyitsownvectorstoredinadedicatedRAMblockthatcanbeoverwritten.
Inshort,atotalof96interruptsources(allarenotused)arereducedto12INTxsignals,whichtranslatesto12ANDgates(eachopenedbyaPIEACKxsignal;x=1to12).
TheCPUblockhasseparateFlagsandenableschemesforthese12INTxsignals.
Figure7showstheflowoftheseperipheralinterruptcontrolsignalsandtheirlogiclevel.
SPRAAP6A–May2008AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs11SubmitDocumentationFeedback图7.
通过外部中断扩展器模块设置多路模数转换中断PIE模块通过多路复用技术,把许多中断源糅合在一个小的中断输入集里,ADC中断的是通过PIE寄存器来设置的.
为了完备期间,下面的讲述这个过程.
对PIE模块结构熟悉的读者可以跳过这一部分.
可以参考图7中的PIE结构和具体数据手册的PIE表,F28xxx芯片的每一个外设可以产生有效的多路复用中断信号.
这些中断在一个外设时钟中产生,在CPU模块中处理,并且在PIE模块中复用为具有选择/读等控制的12INTx线.
这些中断分成8组,每一组都映射成12根CPU中断线(INT1toINT12)中的一根,96个中断的每一个都有自己的中断向量,并且在RAM模块中保存着,也可以被重写.
简而言之,总共的96个中断源被减少到12个中断信号,可以与12个与门连接(每一个是通过PIEACKx信号来设置的,x=1至12),CPU模块对12个中断信号都有不同的标识和使能,图7显示了这些外设中断控制信号和它们的逻辑电平.
模数转换器的准备和运行www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述12ZHCA063–2008年5月逐步配置PIE寄存器设置中断:在PIE模块中的每一个中断都可以使能/失效.
当一个具体的外设设置了中断,也就是PIEIFRx标识寄存器为1(PIEIFRx.
y=1),意味着PIE模式识别了这个有中断源发过来的中断信号,并且这个中中断需要处理.
其中位的设置不是手动的,当清除PIEIFR和PIEIER位时,需要遵循三个主要规则.
在取回中断向量处理程序的地址期间,PIEIFR寄存器位被清理为0,如果用户需要手工设置,只有在中断服务程序中来清除PIEIFR位.
发出需要CPU的中断请求:把中断请求发给CPU,在PIEIERx寄存器中的相应的位就置为1,利用这个位的信息选择中断,紧接着是中断处理.
选择中断:对于从PIE组发给CPU的中断请求中,PIEACKx必须清零.
如果还有其它中断的条件成立,那么作为一个INTx信号传给CPU中断逻辑.
设置中断标志:CPU的中断标志被中断信号设置为1,也就是在CPU级别上挂起了INTx.
当硬件中断正在被执行时,或中断寄存器指令正在运行时,对应的IFR位被清零,所有的其它IFR位在复位时被清零.
执行INTx中断:为了执行INTx中断,把在IER寄存器中的对应位赋值为1.
和IFR一样,当硬件中断在服务时,或者当中断寄存器指令在运行时,相对应的IER位被清为零,在复位时,所有的IER位都被清为零.
设置全局使能开关为1:设置全局使能开关,INTM为1;主要是通过一个汇编指令.
在状态寄存器中,这是一个全局的可屏蔽中断位.
如果需要更多的详细信息,可以参考TMS320C28xDSPCPU和指令集参考指南(SPRU430)[9].
当CPU执行中断服务程序时,INTM的当前值在堆栈中保存着,返回中断时,INTM从堆栈中取回.
1.
2.
3.
4.
5.
6.
3.
3.
1ADC中断这一部分主要讨论ADC的外设的中断.
所有的三个中断(ADCINT,SEQ1INT和SEQ2INT)都被归为INT1中断,并且利用CPU的中断INT1来处理.
此外ADC的状态和标识寄存器继续跟踪悬挂的中断,当这些中断被启用时,INT_SEQ1_CLR和INT_SEQ2_CLR位需要清零,便于为下一次中断服务,进而使下一次中断没有被漏掉.
和PIE/CPU中断处理模块不一样的是,在这些外设对应的中断状态寄存器中,中断标记位必须被手动清零.
如果两个SEQ1INT、SEQ2INT都被使用了,那么它们就都是CPU模块的INT1组.
在选择模块中,只允许它们中的一个使用PIEIER1使能位.
例如,首先设置PIEIER1.
1=1,允许序列1中断,一旦它被执行,打开它并设置PIEIER1.
2=1,则允许序列2中断.
3.
3.
2利用DSP/BIOS如果项目使用DSP/BIOS,那么ADC的基本的功能仍然一样,唯一设置差别是ADC中断配置的差异——它们是利用DSP/BIOS工具中DSP/BIOS表来配置的.
3.
3.
3F2823x和F2833x系列的直接存储存取(DMA)和校准功能当把ADC的结果从结果缓存寄存器(ADCRESULTn)转移到系统存储器中时,在F2823x和F2833x系列中会通过添加DMA控制器来解决高吞吐量瓶颈的问题.
也就是说,在利用序列中断进行数据采集期间,没有必要消耗CPU处理的周期.
在处理ADC的数据中,DMA外设具有很大的帮助.
F2823x和F2833x芯片也包含了模数偏差修正寄存器(ADCOFFTRIM)(如同在第6部分在F280x中描述的一样)和ADC_cal()子程序,这些被编程写入在TI公司的保留OTP存储器中.
自动导入程序会自行调用ADC_cal()子程序,而应用程序也可以调用.
4模数转换器的准备和运行TMS320F28xx/28xxxDSCs模拟接口设计综述13ZHCA063–2008年5月www.
ti.
com.
cn直接存储存取DMA外设的综述DMA模式是一个基于事件的原理,需要外设中断出发器来打开DMA的传输,总共有6个DMA通道并且每一个通道为了不同的触发源被独立配置.
当DMA传输开始或者结束时,每一通道也产生自己的PIE中断通知CPU,在了六个通道中,通道1被认为是最高的优先级,比其它的通道的优先级都高,这是ADC变换的最大特点.
利用通道1最高的优先级模式,确保从每一个触发器数据都被传递.
DMA具有唯一个状态机并且紧密连接地址控制逻辑,地址控制逻辑允许在传输期间重新安排数据块,就如同在缓冲之间处理乒乓数据一样.
一旦ADC(模数转换器)连接,SEQ1INT或SEQ2INT信号就被设置成对任何通道的DMA触发源,除了ADC存储映射结果寄存器外,下列的存储器资源也和DMA总线连接:XINTFZones0,6&7L4SARAML5SARAML6SARAML7SARAM有关于DMA管道时许的附加细节,吞吐率和DMA状态图,可以参考TMS320x2833x(DMA)模式的参考指南(SPRUFB8)[17].
4.
1DMA传递控制器图8显示了一个简单的状态机流,当收到一个触发时(SEQ1或2中断),内循环传递一个数据组.
这是一次传递的最小数据量,它的大小被定义成为BURST_SIZE寄存器.
对于ADC,它对应着在一个序列中一次传完的数据数量.
外部循环定义了在整个传递中,每次传递了多少个组,它的大小被定义为16-bitTRANSFER_SIZE寄存器.
一旦每一次传递的CPU中断产生,并且在传递的开始和结束,通过MODE.
CHx位来配置.
这一位被用来产生一个单通道,而不是独占DMA总线.
组的源地址和目的地址通过SRC_ADDR和DST_ADDR寄存器来保存,在组循环期间,每一个字被传递后,一个从BURST_STEP寄存发出的信号值就传送给有效的SRC/DST_ADDR寄存器.
这个特性使得在一个传输时间内,可以把每个ADC通道的计数值保存在各自的目录文件中.
4.
2F2823x和F2833x系列的DMA功能和校准功能www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述14ZHCA063–2008年5月Moved"Burst_Size"WordsNoYesAddBurstSteptoAddressPointerRead/WriteDataPointWhereCH1canInterruptOtherChannelsMoved"Transfer_Size"BurstsNoAddTransferSteptoAddressPointerWaitforEventtoStart/ContinueTransferPointWhereOtherPendingChannelsareServicedEndTransferYes0x00040x0002Burst_Size**SizeregistersareN–15Words/Burst3Bursts/Transfer0x00000B00ADDR.
shadowBURST_STEP0x00010xFFFC(–4)SourceRegisters0x0000F000ADDR.
shadowBURST_STEP0x00030xFFF5(–11)DestinationRegistersCH0CH1CH2CH3CH4CH0CH1CH2CH3CH4CH0CH1CH2CH3CH4ADCResultRegisters0x0B000x0B010x0B020x0B030x0B04TimeCH00xF000CH00xF001CH00xF002CH10xF003CH10xF004CH10xF005CH20xF006CH20xF007CH20xF008CH30xF009CH30xF00ACH30xF00BCH40xF00CCH40xF00DCH40xF00EL7RAMDMAandCalibrationFunctionalityinF2823xandF2833xFamilieswww.
ti.
comFigure8.
SimplifiedHardwareStateMachineFlowForexample,ifyousetADCforfiveconversions(fromfivechannels)usingSequencer1anduseDMAtriggeredbySEQ1INT,thenstorethreeconsecutivesequencesinadatabuffer:BURST_SIZE=4(5words/burst)TRANSFER_SIZE=2(3bursts/transfer)Bycreatingtheaddressoffset,usingBURST_STEPandTRANSFER_STEPforsourceregistersanddestinationregisters,thedatacanbearrangedinconsecutivebinsasshowninFigure9.
Figure9.
AddressControl14AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCsSPRAAP6A–May2008SubmitDocumentationFeedbackMoved"Burst_Size"WordsNoYesAddBurstSteptoAddressPointerRead/WriteDataPointWhereCH1canInterruptOtherChannelsMoved"Transfer_Size"BurstsNoAddTransferSteptoAddressPointerWaitforEventtoStart/ContinueTransferPointWhereOtherPendingChannelsareServicedEndTransferYes0x00040x0002Burst_Size**SizeregistersareN–15Words/Burst3Bursts/Transfer0x00000B00ADDR.
shadowBURST_STEP0x00010xFFFC(–4)SourceRegisters0x0000F000ADDR.
shadowBURST_STEP0x00030xFFF5(–11)DestinationRegistersCH0CH1CH2CH3CH4CH0CH1CH2CH3CH4CH0CH1CH2CH3CH4ADCResultRegisters0x0B000x0B010x0B020x0B030x0B04TimeCH00xF000CH00xF001CH00xF002CH10xF003CH10xF004CH10xF005CH20xF006CH20xF007CH20xF008CH30xF009CH30xF00ACH30xF00BCH40xF00CCH40xF00DCH40xF00EL7RAMDMAandCalibrationFunctionalityinF2823xandF2833xFamilieswww.
ti.
comFigure8.
SimplifiedHardwareStateMachineFlowForexample,ifyousetADCforfiveconversions(fromfivechannels)usingSequencer1anduseDMAtriggeredbySEQ1INT,thenstorethreeconsecutivesequencesinadatabuffer:BURST_SIZE=4(5words/burst)TRANSFER_SIZE=2(3bursts/transfer)Bycreatingtheaddressoffset,usingBURST_STEPandTRANSFER_STEPforsourceregistersanddestinationregisters,thedatacanbearrangedinconsecutivebinsasshowninFigure9.
Figure9.
AddressControl14AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCsSPRAAP6A–May2008SubmitDocumentationFeedback图8.
简化的硬件状态机器流例如,如果利用序列1为5个通道设置了ADC,并且利用SEQ1INT设置DMA触发器,那么就可以在数据缓冲中连续存储三个结果:BURST_SIZE=4(5字/组)TRANSFER_SIZE=2(3组/传递)通过产生地址偏移,利用BURST_STEP和TRANSFER_STEP作为源寄存器和目的寄存器可以把数据放置在连贯的目录文件中,如图9中所示.
图9.
地址控制器F2823x和F2833x系列的DMA功能和校准功能TMS320F28xx/28xxxDSCs模拟接口设计综述15ZHCA063–2008年5月www.
ti.
com.
cn在每次传递之后,还有一种修改现行地址指针的方法,就是下载封装地址到现行的地址指针中,当一定数量的组通过源/目的变换大小的寄存器完成时,地址交换也就产生了.
每一个DMA通道包含两个交换地址指针,SRC_BEG_ADDR和DST_BEG_ADDR,这两个指针允许源和目的地址相互独立交换,就像SRC_ADDR和DST_ADDR寄存器一样,在交换开始时,现行的SRC/DST_BEG_ADDR寄存器就从备用寄存器装载数据,当一定数量的数组产生时,两部分交换程序就发生了.
适当的有效SRC/DST_BEG_ADDR寄存器,随着被包含在SRC/DST_WRAP_STEP寄存器的信号值而增加.
一个新的有效SRC/DST_BEG_ADDR寄存器被存入到一个有效的SRC/DST_ADDR寄存器中.
另外,为了建立下一步的交换时间,轮询次数SRC/DST_WRAP_COUNT寄存器重新载入SRC/DST_WRAP_SIZE寄存器的值,这就允许在一个简单的传递中,通道可以被多次进行封装.
由于融合前面的第一次触发,这样还允许通道在一个简单的转换中访问多个缓冲.
DMA包含了两个有效的和隐藏的连续地址指针.
当一个DMA传递开始时,隐藏的寄存器设置就从有效的寄存器地址复制过来.
这就允许在DMA对有效的寄存器工作时,为了下一次传递、编程时隐藏的寄存器值,在不破坏DMA通道执行的情况下可以执行乒乓缓冲.
封装函数允许把数据存在具有大地址的两个缓冲中,也就是说,一个在单片机内部RAM中,一个是在另外的外部RAM中.
ADC同步特征当ADC在具有序列重写功能使能的连续转换模式下运行时,DMA提供了在硬件上和ADC序列中断同步的一种方法.
在这种模式下,ADC没有在每个序列最后重新设置序列指针,也就可以连续转换ADC通道.
因为DMA不知道序列指针指向哪个ADC结果寄存器,DMA和ADC不同步是很可能发生的.
正因为这个原因,当ADC在这种模式下配置好之后,在RESULT0寄存器序列开始时,会产生一个事件触发器,这样就给DMA提供了一个同步信号.
DMA等待转移开始或同步信号与封装程序连接,如果没有得到同步信号同时转移未开时,封装程序就会再一次产生同步信号.
ADC强制运行当外设触发器收到DMA信号后,CONTROL寄存器的PERINTFLG位就被设置了,当每一个通道开始时,它的值就被清空.
然而,如果在脉冲串开始并且PERINTFLG仍被设置,另一个来自同一个外设的触发器就已经到来,那它的值就会丢失.
这种情况可以设置CONTROL寄存器中OVERFLG位,通过强制中断,通道就产生了PIE中断.
对于利用DMA来传递ADC数据的代码,可以参考adc_dma例子C2833x/C2823xC/C++头文件和外设(SPRC530)[16].
ADC校准F2823x和F2833x芯片包含有ADC_cal()子程序,这些子程序早已经移植到了TI公司的测试存储器中.
对于F280x芯片附加有ADC的偏差寄存器.
根目录ROM自动调用ADC_cal()子程序,利用特定的校准数据来初始化ADCREFSEL和ADCOFFTRIM寄存器.
在有规律操作期间,校准程序自动进行,用户不需要做任何事情.
注意,这样可以让ADC_cal子程序使ADC达到数据手册上的所说性能规范.
为了进一步降低偏差和增益误差,需要增加在第6部分提到的校准程序,有两种不同的调用ADC_cal()子程序的方法,在TMS320x2833x模数转换器模式的参考指南(SPRU812)[18]中有详细的解释.
4.
2.
14.
34.
4F2823x和F2833x系列的DMA功能和校准功能www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述16ZHCA063–2008年5月原理图和电路板的设计为了得到需要的结果、统一地操作和把总转换偏差最小化,必须要注意原理图的设计和电路板的布线.
设计F28xx芯片ADC的模式,必须以牺牲高速的数字信号作为代价.
这些设计是一个个相互关联的,有一些器件用户可能没有使用.
然而,在很坏的噪声环境中,依据这些指导来操作是很好的选择.
5从F28xx/F28xxxADCs设备得到更好的电路板设计性能任何没有使用的ADC的输入引脚连接到模拟地上,它们被认为是输入引脚并且CMOS芯片的开路引脚会从引脚的周围得到电压噪声.
确保任何数字信号引脚都不要连接到模拟地.
用在模拟转换器输入引脚上的电压应该严格限制在0V–3V,如果在任何通道上,超过了这个范围,就会暂时影响到其他通道的转换.
如果用于输入模拟信号的数字电路需要使用任何高的电压(5V)供电,在连接到模数转换器的输入引脚之前,推荐采用缓冲状态缩放信号使之小于3V.
如果检测到直流电压高于3.
0V,把电阻分压器和运算放大器相连,电阻分压器直接和模数转换器的输入引脚相连接,就打破了低电源阻抗的需求,并且会产生大的转换计数误差.
在DSP处理电路中,需要在和其它所有芯片连接的每一个电源引脚放置一个0.
1mF去藕电容,并且使用高质量的陶瓷电介质电容,这些电介质具有更好的高频性能.
任何一个所有不使用的引脚都认为是输出引脚,并且不连接它们或者设置它们为输入引脚,也可以外接一个很大的下拉电阻(3–10kW).
把模数转换器的逻辑输出引脚连接到VSSA或利用短而宽的通铺连接.
5.
1供电的参考意见把模拟3.
3V干线和数字3.
3V干线分开,特别是在模拟3.
3V干线负载比较大时,最好是采用一个完全分开的电源稳压器来给模拟3.
3V供电.
LDO型的稳压器可以认为是转换开关.
在CPU最高速运行时,最大耐压应该在5%之内,而且脉冲的波动在20mV以下.
分开的模拟地常被用来连接所有的模拟信号,在模拟地和数字地交叉点一般用星型连接.
应该在模拟3.
3V干线上放置一个滤波电容或在模拟稳压器上放置一个滤波电容,主要是为了确保从任何数字信号返回的电流没有流进模拟地线路层.
推荐的上电顺序是核供电应该首先上电,紧接着是I/O口,然后是模拟供电.
ADC输入引脚的输入电压应该在模拟器件上电之后再使用.
如果使用外部参考电压,应使用稳定的VREF提供电压,这样在运行期间不会由于电路板噪声或电源噪声而引起变化,在每一个VREF干线上应该采用各自的运算放大器作为缓冲级.
在每一个参考线上,应设置1nF和10mF低共振电容,目的是为了避免干扰不要和任何信号连接.
一个典型的原理图在可以参考TMS320x281xDSP模数转换器参考指南(SPRU060)[5].
5.
2原理图和布线设计TMS320F28xx/28xxxDSCs模拟接口设计综述17ZHCA063–2008年5月www.
ti.
com.
cn5.
3BoardLayoutwww.
ti.
comSchematicandBoardDesignTheexpectedperformancecanbeachievedonlywithagoodboardlayout.
Therearemanybooks,applicationreports,anddocumentsdescribingthebestpractices.
Afewoftherecommendationsareshownbelow.
PlacealltheexternalcomponentsclosetotheADC-relatedpins.
ParticularcareshouldbetakentoplacethecomponentsforexternalreferencevoltageclosetotheADCREFPandADCREFMpins.
Theboardlayoutshouldhavenodigitallinescrossing,particularlyifthisDSPinterfacestoamotorandpowerelectronicsboard.
Avoidroutinganalogsignalsintheareathathaveswitchingdigitalactivity,likeclockoscillator,data/addressbuses,etc.
Usegroundplaneandpowerplane.
Usesinglepointandwidetracetoconnectanaloganddigitalgroundplanes.
Payattentiontothetracewidthandlengthforlowlevelanalogsignals.
Usewidertrackstominimizeinductanceandreducenoisepickup.
Itisrecommendedthataseparategroundplanebeused.
ThatkeepstheADCreturnpathsatlowimpedances.
Ifthegroundplaneisnotpossible,usingwideandshorttracesforgroundreturnarerecommended.
Poorgroundcanaffectsystemperformanceinunpredictableways,sometimesnotevenindicatingthatpoorgroundproblemsexist.
Figure10.
LayoutExample1:ComponentPlacementFigure11.
LayoutExample2:Routing/TracesSPRAAP6A–May2008AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs17SubmitDocumentationFeedback布线只有好的布线才能得到理想的功能,有许多书籍、应用报告和文档都描述了很好的方法.
下面推荐其中一些,把外部器件紧靠相关的ADC芯片引脚放置.
在放置外部参考电压时,一定要靠近ADCREFP和ADCREFM引脚.
特别是在DSP接口和电动机、电器板连接时,电路板数字走线应该避免交叉.
在具有数字开关有效的区域,避免模拟回路的产生,如时钟晶振、数字/地址总线等.
使用地线层和电源层.
与模拟地层和数字地层连接时,采用利用单点、宽的通道.
低电平的模拟信号要注意走线的宽度和长度.
利用宽的走线来减少电感和噪声.
推荐使用分隔的地层,目的是为了保持ADC的路径具有较低的电感.
如果没有可能把地线层分开,可利用宽的短的走线.
差的地线层会随机影响系统的性能,有时候,一些问题就是由于地线层没有走好线而引起的.
5.
3图10.
布线例1:器件放置图11.
布线例2:走线/铺铜5.
3BoardLayoutwww.
ti.
comSchematicandBoardDesignTheexpectedperformancecanbeachievedonlywithagoodboardlayout.
Therearemanybooks,applicationreports,anddocumentsdescribingthebestpractices.
Afewoftherecommendationsareshownbelow.
PlacealltheexternalcomponentsclosetotheADC-relatedpins.
ParticularcareshouldbetakentoplacethecomponentsforexternalreferencevoltageclosetotheADCREFPandADCREFMpins.
Theboardlayoutshouldhavenodigitallinescrossing,particularlyifthisDSPinterfacestoamotorandpowerelectronicsboard.
Avoidroutinganalogsignalsintheareathathaveswitchingdigitalactivity,likeclockoscillator,data/addressbuses,etc.
Usegroundplaneandpowerplane.
Usesinglepointandwidetracetoconnectanaloganddigitalgroundplanes.
Payattentiontothetracewidthandlengthforlowlevelanalogsignals.
Usewidertrackstominimizeinductanceandreducenoisepickup.
Itisrecommendedthataseparategroundplanebeused.
ThatkeepstheADCreturnpathsatlowimpedances.
Ifthegroundplaneisnotpossible,usingwideandshorttracesforgroundreturnarerecommended.
Poorgroundcanaffectsystemperformanceinunpredictableways,sometimesnotevenindicatingthatpoorgroundproblemsexist.
Figure10.
LayoutExample1:ComponentPlacementFigure11.
LayoutExample2:Routing/TracesSPRAAP6A–May2008AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs17SubmitDocumentationFeedback原理图和布线设计www.
ti.
com.
cnTMS320F28xx/28xxxDSCs模拟接口设计综述18ZHCA063–2008年5月6ADCCalibrationDigitizedSignalIdealSignalAnalogSignalActualGainIdealGainOffsetControlledbyINL/DNLSpecs7AdditionalSupport7.
1FilterLibraryADCCalibrationwww.
ti.
comLikeallADCs,theinherentgainandoffseterrorsareassociatedwiththeF28xx/F28xxxADC.
ThemaximumvaluesforbothtypesoferrorforF280x/F280xxdevicesare±60LSB.
TheF281xADChasamaximumoffseterrorof±80LSBandamaximumgainerrorof±200LSB.
TheF2823x/F2833xdeviceshavelowererrornumber:maxoffseterrorof±15LSBandmaxgainerrorof±30LSB.
Figure12describestheimpactoftheseerrorsonactualcounts.
Someapplicationsmayrequirecorrectingthemtoimprovetheaccuracy,(i.
e.
,toimprovetheeffectivenumberofbits(ENOB)).
Figure12.
ADCConversionTransferFunctionTheF280x,F2823xandF2833xADCsupportsoffsetcorrectionviatheADCOFFTRIM.
Itisa9-bitsignedvaluethattrimsbothpositiveandnegativeoffsets.
Thistrimperformsintheanalogdomain,whichpreservesthenativerangeoftheADC;opposedtoapostconversiondigitaltrimthatcorrectstheoffset,butlosesrangeontheADCoutput.
Thus,inthecaseoftheF280xxdevices,theoffseterrorcanbecorrectedwithoutrequiringexternalcircuitry.
Asoftware-basedcalibrationprocedureisadaptedtocombatthissituation.
Formoredetailedinformationregardingcalibrationprocedures,seeF2810,F2811,F2812ADCCalibration(SPRA989)[10](forF281x)andTMS320280xandTMS320F2801xADCCalibration(SPRAAD8)[11](forF280xx).
Thesedocumentsalsoincludeassociatedcode.
ThissectiondiscussesafewsoftwarepackageswhichareusefulwhenstartingadesignandoncetheADCisfunctional.
Applyingdigitalfilterstothedigitizeddataisacommonrequirementfordigitalsignalprocessing.
DownloadTMS320C28xFilterLibrary-SPRC082(http://www-s.
ti.
com/sc/techlit/sprc082.
zip)[12]providesfilterlibrarycodeforTMS320C28xDSPs.
Itincludesbothtypesofdigitalfilter(16-bit)modules:finiteimpulseresponse(FIR)andinfiniteimpulseresponse(IIR).
ThemainfeatureofthiscodeistheuseoftheDMACinstructionwhichdoesthecalculationsfortwotapsinasingleCPUcycle.
Thereferenceguideembeddedinthezipfileexplainsthisincompletedetails.
AnOverviewofDesigningAnalogInterfaceWithTMS320F28xx/28xxxDSCs18SPRAAP6A–May2008SubmitDocumentationFeedback模数转换器校准和其它的模数转换器一样,F28xx/F28xxx模数转换器具有固定的增益和偏移误差,F280x/F280xx这两种类型的误差最大值是±60LSB,而F281x模数转换器具有最大±80LSB偏移误差和最大±200LSB的增益误差.
F2823x/F2833x芯片具有低的误差:最大偏移误差是±15LSB,最大增益误差是±30LSB.
图12描述了这些误差对实际线路的影响.
一些应用会为了提高精度而校准它们(比如提高有效位(ENOB)).
6图12.
模数转换器转换传递函数关系F280x、F2823x和F2833x系列ADC支持通过ADCOFFTRIM进行偏移纠正,具有9位信号值来调整正负偏移,在模拟信号运行时,保留了本身的模数转换器的范围.
于此相反的是,在数字调整偏移时,丢失了ADC的输出范围,另外在F280xx芯片中,偏移误差不需要外部电路来纠正.
一种基于软件标定的方法可以处理这种情况.
更详细的有关校准方法的信息可以参考F2810,F2811,F2812模数转换器校准(SPRA989)[10](对F281x)和TMS320280x、TMS320F2801xADC模数转换器校准(SPRAAD8)[11](forF280xx).
这些文档也包含了相关的代码.
附加的支持文档这一部分将要讨论个别软件包,在开始设计和当ADC具有良好性能的时候,这些软件包是非常有用的.
7关于过滤器的文档库在数字信号处理中,一般对数字信号采用数字滤波.
下载TMS320C28x过滤库-SPRC082(http://www-s.
ti.
com/sc/techlit/sprc082.
zip)[12],它针对TMS320C28x芯片,提供了过滤库的代码,包括了数字滤波模式的两种类型:有限脉冲响应(FIR)和无限脉冲响应(IIR).
这个代码的主要特点是采用了DMA控制器结构,这种结构在一个CPU周期中计算了两个信号,在压缩代码中也具有详细的完整解释.
7.
1模数转换器的校准TMS320F28xx/28xxxDSCs模拟接口设计综述19ZHCA063–2008年5月www.
ti.
com.
cn举例的代码一个补充的例子项目可以从下面地址得到:下载C281xC/C++载头文件和外设使用例子SPRC097(http://www-s.
ti.
com/sc/techlit/sprc097.
zip)[13](F281x芯片),下载:C280x,C2801xC/C++头文件和外设使用例子SPRC191(http://www-s.
ti.
com/sc/techlit/sprc191.
zip)[14](F280xx芯片),下载:C2804xC/C++头文件和外设使用例子-SPRC324(http://www-s.
ti.
com/sc/techlit/sprc324.
zip)[15](F2804x芯片).
7.
2参考文献数据转换的理解(SLAA013).
TMS320F2809,TMS320F2808,TMS320F2806,TMS320F2802,TMS320F2801,TMS320C2802,TMS320C2801和TMS320F2801xDSPs数据手册(SPRS230)TMS320F2810,TMS320F2811,TMS320F2812,TMS320C2810,TMS320C2811,TMS320C2812数字信号处理数据手册(SPRS174)TMS320x280x,2801x,2804xDSP模数转换器参考指南(SPRU716)TMS320x281xDSP模数转换器参考指南(ADC)(SPRU060)BufferOpAmptoADCCircuitCollection(SLOA098)模数转换器术语的详细说明和性能特征(SBAA147)了解TMS320F2808,F2806andF2801模数转换器的嵌入式控制应用(SPRP297)TMS320C28xDSPCPUand指令系统集的参考手册(SPRU430)F2810,F2811,F2812模数转换器校准(SPRA989)TMS320280xandTMS320F2801x模数转换器校准(SPRAAD8)下载TMS320C28x滤波库-SPRC082(http://www-s.
ti.
com/sc/techlit/sprc082.
zip)下载C281xC/C++头文件和外设使用实例SPRC097(http://www-s.
ti.
com/sc/techlit/sprc097.
zip)下载:C280x,C2801xC/C++头文件和外设使用实例SPRC191(http://www-s.
ti.
com/sc/techlit/sprc097.
zip)下载:C2804xC/C++头文件和外设使用实例-SPRC324(http://www-s.
ti.
com/sc/techlit/sprc324.
zip)下载:C2833x/C2823xC/C++头文件和外设使用实例(SPRC530)TMS320x2833x直接存储器存取(DMA)模块参考指南(SPRUFB8)TMS320x2833x模数转换器(ADC)模块参考指南(SPRU812)TMS320F28335,TMS320F28334,TMS320F28332,TMS320F28235,TMS320F28234,TMS320F28232数字信号控制器(DSCs)数据手册(SPRS439)1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
18.
19.
8参考文献AppendixAF280xxandF281xDifferencesA.
1DifferencesBetweenADCBlocksonF280xxandF281xAppendixAwww.
ti.
comTableA-1showsthedifferencesbetweenthefollowingADCperipherals.
TableA-1.
F280xxandF281xPeripheralDifferencesParameterF280x/F280xxF281xF2823x/F2833xMaximumsamplingrate3.
75MSPS-ForF2801xand12.
5MSPS12.
5MSPS60MHzF280xdevices6.
25MSPS–ForF280x12.
5MSPS–ForF2809xandF28044MaximumADCclock12.
5MHz25MHz25MHzfrequencyPWMtime-baseUsesSYSCLKOUT(CPUclock)UsesHSPCLKwhichisalsousedbytheUsesSYSCLKOUT(CPUclock)ADCReferenceVoltageAsinglevoltagereferenceofTworeferencevoltages:Asinglevoltagereferenceof1.
024V1.
024Vor1.
500Vor2.
048VVREFP=2VandVREFM=1V,suchor1.
500Vor2.
048VthatADCREFP–ADCREFM=1VRefP/RefMcapacitors2.
2F10F2.
2FRESETXTresistor22k24.
9kforADCclockbetween22k-1–18.
75MHz20kforADCclockbetween18.
75–25MHzOverallMaxgainerror±60LSB(withinternalRef)±200LSB(withinternalRef)±30LSB(withinternalRef)±50LSB(withexternalRef),ifADCREFP–ADCREFM=1V±.
1%Maxoffseterror±60LSB±80LSB±15LSBOffsetcorrectionregisterOFFTRIMregisteravailableNosuchregisterOFFTRIMregisteravailable.
AlsoincludesADCcalibrationroutineinOTPmemory.
Numberofinterrupts313ResultsregistersDual-mappedtozerowaitstateOnesetof16registers,holdingcountsintheDual-mappedtozerowaitstatedatadataspaceandright-justifiedfield[15:4]spaceandrightjustified.
TheyareconnectedtoDMAaswell.
PowersupplyTwopinsremovedfrom3.
3-VSimilartoF280x,butcoresupplynodetovoltageis1.
9V.
1.
8V,reducinganalogpowerconsumptiontohalf20SPRAAP6A–May2008SubmitDocumentationFeedback附录AF280xx和F281x差异在F280xx和F281x芯片上模数转换器模块的差异表A-1现实了下列模数转换器外设的差异A.
1A-1.
F280xx和F281x外设的差异SafeHarborStatement:Thispublicationmaycontainforward-lookingstatementsthatinvolveanumberofrisksanduncertainties.
These"forward-lookingstatements"areintendedtoqualifyforthesafeharborfromliabilityestablishedbythePrivateSecuritiesLitigationReformActof1995.
Theseforward-lookingstatementsgenerallycanbeidentifiedbyphrasessuchasTIoritsmanagement"believes,""expects,""anticipates,""foresees,""forecasts,""estimates"orotherwordsorphrasesofsimilarimport.
Similarly,suchstatementshereinthatdescribethecompany'sproducts,businessstrategy,outlook,objectives,plans,intentionsorgoalsalsoareforward-lookingstatements.
Allsuchforward-lookingstatementsaresubjecttocertainrisksanduncertaintiesthatcouldcauseactualresultstodiffermateriallyfromthoseinforward-lookingstatements.
PleaserefertoTI'smostrecentForm10-Kformoreinformationontherisksanduncertaintiesthatcouldmateriallyaffectfutureresultsofoperations.
Wedisclaimanyintentionorobligationtoupdateanyforward-lookingstatementsasaresultofdevelopmentsoccurringafterthedateofthispublication.
Trademarks:TheplatformbarisatrademarkofTexasInstruments.
Allothertrademarksarethepropertyoftheirrespectiveowners.
RealWorldSignalProcessing,thebalck/redbanner,C2000,C24x,C28x,CodeComposerStudio,Excalibur,JustPlugItIngraphic,MicroStarBGA,MicroStarJunior,OHCI-Lynx,Power+Logic,PowerPAD,SWIFT,TMS320,TMS320C2000,TMS320C24x,TMS320C28x,TMS320C6000,TPS40K,XDS510andXDS560aretrademarksofTexasInstruments.
Allothertrademarksarethepropertyoftheirrespectiveowners.
TexasInstrumentsIncorporatedanditssubsidiaries(TI)reservetherighttomakecorrections,modifications,enhancements,improvements,andotherchangestoitsproductsandservicesatanytimeandtodiscontinueanyproductorservicewithoutnotice.
Customersshouldobtainthelatestrelevantinformationbeforeplacingordersandshouldverifythatsuchinformationiscurrentandcomplete.
AllproductsaresoldsubjecttoTI'stermsandconditionsofsalesuppliedatthetimeoforderacknowledgment.
TIwarrantsperformanceofitshardwareproductstothespecificationsapplicableatthetimeofsaleinaccordancewithTI'sstandardwarranty.
TestingandotherqualitycontroltechniquesareusedtotheextentTIdeemsnecessarytosupportthiswarranty.
Exceptwheremandatedbygovernmentrequirements,testingofallparametersofeachproductisnotnecessarilyperformed.
TIassumesnoliabilityforapplicationsassistanceorcustomerproductdesign.
CustomersareresponsiblefortheirproductsandapplicationsusingTIcomponents.
Tominimizetherisksassociatedwithcustomerproductsandapplications,customersshouldprovideadequatedesignandoperatingsafeguards.
TIdoesnotwarrantorrepresentthatanylicense,eitherexpressorimplied,isgrantedunderanyTIpatentright,copyright,maskworkright,orotherTIintellectualpropertyrightrelatingtoanycombination,machine,orprocessinwhichTIproductsorservicesareused.
InformationpublishedbyTIregardingthird-partyproductsorservicesdoesnotconstitutealicensefromTItousesuchproductsorservicesorawarrantyorendorsementthereof.
Useofsuchinformationmayrequirealicensefromathirdpartyunderthepatentsorotherintellectualpropertyofthethirdparty,oralicensefromTIunderthepatentsorotherintellectualpropertyofTI.
ReproductionofTIinformationinTIdatabooksordatasheetsispermissibleonlyifreproductioniswithoutalterationandisaccompaniedbyallassociatedwarranties,conditions,limitations,andnotices.
Reproductionofthisinformationwithalterationisanunfairanddeceptivebusinesspractice.
TIisnotresponsibleorliableforsuchaltereddocumentation.
Informationofthirdpartiesmaybesubjecttoadditionalrestrictions.
ResaleofTIproductsorserviceswithstatementsdifferentfromorbeyondtheparametersstatedbyTIforthatproductorservicevoidsallexpressandanyimpliedwarrantiesfortheassociatedTIproductorserviceandisanunfairanddeceptivebusinesspractice.
TIisnotresponsibleorliableforanysuchstatements.
TIproductsarenotauthorizedforuseinsafety-criticalapplications(suchaslifesupport)whereafailureoftheTIproductwouldreasonablybeexpectedtocauseseverepersonalinjuryordeath,unlessofficersofthepartieshaveexecutedanagreementspecificallygoverningsuchuse.
Buyersrepresentthattheyhaveallnecessaryexpertiseinthesafetyandregulatoryramificationsoftheirapplications,andacknowledgeandagreethattheyaresolelyresponsibleforalllegal,regulatoryandsafety-relatedrequirementsconcerningtheirproductsandanyuseofTIproductsinsuchsafety-criticalapplications,notwithstandinganyapplications-relatedinformationorsupportthatmaybeprovidedbyTI.
Further,BuyersmustfullyindemnifyTIanditsrepresentativesagainstanydamagesarisingoutoftheuseofTIproductsinsuchsafety-criticalapplications.
TIproductsareneitherdesignednorintendedforuseinmilitary/aerospaceapplicationsorenvironmentsunlesstheTIproductsarespecificallydesignatedbyTIasmilitary-gradeor"enhancedplastic.
"OnlyproductsdesignatedbyTIasmilitary-grademeetmilitaryspecifications.
BuyersacknowledgeandagreethatanysuchuseofTIproductswhichTIhasnotdesignatedasmilitary-gradeissolelyattheBuyer'srisk,andthattheyaresolelyresponsibleforcompliancewithalllegalandregulatoryrequirementsinconnectionwithsuchuse.
TIproductsareneitherdesignednorintendedforuseinautomotiveapplicationsorenvironmentsunlessthespecificTIproductsaredesignatedbyTIascompliantwithISO/TS16949requirements.
Buyersacknowledgeandagreethat,iftheyuseanynon-designatedproductsinautomotiveapplications,TIwillnotberesponsibleforanyfailuretomeetsuchrequirements.
IMPORTANTNOTICE相关产品链接:DSP-数字信号处理器http://www.
ti.
com.
cn/dsp电源管理http://www.
ti.
com.
cn/power放大器和线性器件http://www.
ti.
com.
cn/amplifiers接口http://www.
ti.
com.
cn/interface模拟开关和多路复用器http://www.
ti.
com.
cn/analogswitches逻辑http://www.
ti.
com.
cn/logicRF/IF和ZigBee解决方案www.
ti.
com.
cn/radiofreRFID系统http://www.
ti.
com.
cn/rfidsys数据转换器http://www.
ti.
com.
cn/dataconverters时钟和计时器http://www.
ti.
com.
cn/clockandtimers标准线性器件http://www.
ti.
com.
cn/standardlinearde温度传感器和监控器http://www.
ti.
com.
cn/temperaturesensors微控制器(MCU)http://www.
ti.
com.
cn/microcontrollers相关应用链接:安防应用http://www.
ti.
com.
cn/security工业应用http://www.
ti.
com.
cn/industrial计算机及周边http://www.
ti.
com.
cn/computer宽带网络http://www.
ti.
com.
cn/broadband汽车电子http://www.
ti.
com.
cn/automotive视频和影像http://www.
ti.
com.
cn/video数字音频http://www.
ti.
com.
cn/audio通信与电信http://www.
ti.
com.
cn/telecom无线通信http://www.
ti.
com.
cn/wireless消费电子http://www.
ti.
com.
cn/consumer医疗电子http://www.
ti.
com.
cn/medicalFollowingareURLswhereyoucanobtaininformationonotherTexasInstrumentsproductsandapplicationsolutions:样片及品质信息免费样片索取您是否正没日没夜的忙于工作而又急需一块免费的TI产品样片那就请立刻登录TI样片中心,马上申请吧!
数千种器件,极短的递送时间,高效的反馈速度:8000多种器件及各种封装类型任君选择一周7*24小时网上随时申请两个工作日内得到反馈已经有成千上万的客户通过申请样片,优质高效地完成了产品设计.
立即注册my.
TI会员,申请免费样片,只需短短几天,样片将直接寄到您所指定的地址.
http://www.
ti.
com.
cn/freesample电话支持——如果您需要帮助如何选择样片器件,敬请致电中国产品信息中心800-820-8682或访问www.
ti.
com.
cn/supportwww.
ti.
com.
cn/quality品质保证持续不断的专注于品质及可靠性是TI对客户承诺的一部分.
1995年,TI的半导体群品质系统计划开始实施.
该全面的品质系统的使用可满足并超越全球客户及业界的需求.
TI深愔促进业界标准的重要性,并一直致力于美国(U.
S)及国际性自发标准的调整.
作为活跃于诸多全球性的业界协会的一员,以及TI对环境保护负有强烈的使命感,TI引领其无铅(lead[Pb]-free)计划,并逐渐成为了该方向的领导者.
该计划始于上世纪80年代,旨在寻求产品的可替代原料,时至今日,绝大多数的TI产品均可提供无铅及绿色(Green)的封装.
如果您对"无铅"抱有任何疑问,敬请访问:ZHCA063重重要要声声明明德州仪器(TI)及其下属子公司有权在不事先通知的情况下,随时对所提供的产品和服务进行更正、修改、增强、改进或其它更改,并有权随时中止提供任何产品和服务.
客户在下订单前应获取最新的相关信息,并验证这些信息是否完整且是最新的.
所有产品的销售都遵循在订单确认时所提供的TI销售条款与条件.
TI保证其所销售的硬件产品的性能符合TI标准保修的适用规范.
仅在TI保修的范围内,且TI认为有必要时才会使用测试或其它质量控制技术.
除非政府做出了硬性规定,否则没有必要对每种产品的所有参数进行测试.
TI对应用帮助或客户产品设计不承担任何义务.
客户应对其使用TI组件的产品和应用自行负责.
为尽量减小与客户产品和应用相关的风险,客户应提供充分的设计与操作安全措施.
TI不对任何TI专利权、版权、屏蔽作品权或其它与使用了TI产品或服务的组合设备、机器、流程相关的TI知识产权中授予的直接或隐含权限作出任何保证或解释.
TI所发布的与第三方产品或服务有关的信息,不能构成从TI获得使用这些产品或服务的许可、授权、或认可.
使用此类信息可能需要获得第三方的专利权或其它知识产权方面的许可,或是TI的专利权或其它知识产权方面的许可.
对于TI的数据手册或数据表,仅在没有对内容进行任何篡改且带有相关授权、条件、限制和声明的情况下才允许进行复制.
在复制信息的过程中对内容的篡改属于非法的、欺诈性商业行为.
TI对此类篡改过的文件不承担任何责任.
在转售TI产品或服务时,如果存在对产品或服务参数的虚假陈述,则会失去相关TI产品或服务的明示或暗示授权,且这是非法的、欺诈性商业行为.
TI对此类虚假陈述不承担任何责任.
可访问以下URL地址以获取有关其它TI产品和应用解决方案的信息:产产品品放大器http://www.
ti.
com.
cn/amplifiers数据转换器http://www.
ti.
com.
cn/dataconvertersDSPhttp://www.
ti.
com.
cn/dsp接口http://www.
ti.
com.
cn/interface逻辑http://www.
ti.
com.
cn/logic电源管理http://www.
ti.
com.
cn/power微控制器http://www.
ti.
com.
cn/microcontrollers应应用用音频http://www.
ti.
com.
cn/audio汽车http://www.
ti.
com.
cn/automotive宽带http://www.
ti.
com.
cn/broadband数字控制http://www.
ti.
com.
cn/control光纤网络http://www.
ti.
com.
cn/opticalnetwork安全http://www.
ti.
com.
cn/security电话http://www.
ti.
com.
cn/telecom视频与成像http://www.
ti.
com.
cn/video无线http://www.
ti.
com.
cn/wireless邮寄地址:TexasInstruments,PostOfficeBox655303,Dallas,Texas75265Copyright2006,TexasInstrumentsIncorporated