指令异步传输

第1章计算机系统知识1.
1计算机硬件知识1.
1.
1考试大纲1.
计算机组成计算机部件指令系统处理器的性能2.
存储器存储介质主存(类型、容量和性能)主存配置(交叉存取、多级主存)辅存(容量、性能)存储系统(虚拟存储器、高速缓存)3.
输入输出结构和设备中断、DMA、通道、SCSII/O接口输入输出设备类型和特征1.
1.
2历年试题考点回顾本部分内容在历年考试中一般为上午试题的头几道题,所占分值在4~6分.
考核的知识点主要包括CPU的组成、CPU中断、RISC的特点,存储器(主存配置、磁盘、Cache地址映像方式与命中率计算)、存储容量,指令流水线、指令寻址方式,并行处理技术、多处理器(特别是SIMD),处理器的性能指标等.
考核的题型主要有CPU的组成与功能,含控制器和运算器各自的组成与功能,存储器的分类与特性,主存的配置(字位扩展确定所需存储器芯片的个数),Cache的作用,命中率及平均访问时间的计算与相互关系,直接映像、组相联映像、全相联映像方式下主存地址与Cache地址的关系,辅助存储器的有关性能指标(道密度、位密度、格式化容量、访问时间、寻道时间、等待时间);I/O的编址方式(统一编址、独立编址各自的特点),CPU与外部设备进行数据交换的几种方式各自的特点(特别是中断方式的作用、中断响应过程和中断服务过程要清楚),DMA方式与中断方式的比较,常用总线与接口的作用、判断、识别;指令的寻址方式,指令的执行过程,CISC与RISC的比较及各自的特点,单指令流多数据流SIMD、多指令流多数据流MIMD的特点,流水线性能指标(吞吐率、加速比)的计算;流水线操作周期的确定;采用流水线方式,执行若干条指令所需时间的计算,MIPS的计算等.
另外,有时网络工程师的考试还对计算机科学基础知识进行考核,在近10次的考核中,先后直接考核过5次,如曾经考过补码、移码适合在什么场合使用,如何用原码、反码、补码、移码表示±0,已知某数的补码求真值,浮点数的加减运算(对阶)、相乘运算(结果规格化),校验码(奇偶校验码、海明校验码、循环冗余校验码)和校验方法(检错与纠错能力的比较).

1.
1.
3典型例题【例1-1】计算机中,控制器的基本功能是(1).
程序计数器(或指令地址寄存器)属于CPU的(2)部件.
构成运算器需要多个部件,(3)不是构成运算器的部件.
(1)A.
保持各种控制状态B.
进行算术和逻辑运算C.
存储各种控制信息D.
发出指令脉冲,控制机器各个部件协调一致地工作(2)A.
运算器B.
控制器C.
存储器D.
I/O接口(3)A.
加法器B.
累加器C.
地址寄存器D.
ALU(算术逻辑部件)【解析】这一类型的题目考查的知识点是CPU的组成与功能.
CPU主要由控制器和运算器组成.
控制器一般由程序计数器PC、指令寄存器IR、指令译码器、状态/条件寄存器、时序部件、微操作形成部件等组成.
控制器负责控制整个计算机系统的运行,读取指令寄存器、状态控制寄存器以及从外部来的控制信号(例如中断信号),发布外控制信号控制CPU与存储器、I/O设备进行数据交换;发布内控制信号控制寄存器间的数据交换;控制ALU完成指定的运算功能;并且管理其他的CPU内部操作.
控制器的主要功能有时序控制和执行控制,控制器的实现方法主要有硬布线逻辑和微程序控制.
控制器的基本功能是从内存中取出指令,并指出下一条指令在内存中的位置,将取出的指令送入指令寄存器,启动指令译码器对指令进行分析,最后发出相应的控制信号和定时信息,控制和协调计算机的各个部件有条不紊地工作,完成指令所规定的操作.

运算器主要完成算术运算和逻辑运算,实现对数据的加工与处理.
不同的计算机,运算器的结构也不同,但最基本的结构都包括算术逻辑运算单元(ALU)、累加器(ACC)、标志寄存器、寄存器组、多路转换器等部件.
算术逻辑运算单元用于完成加、减、乘、除等算术运算和与、或、非等逻辑运算,以及移位、求补等操作.
在运算过程中,寄存器用于暂存操作数或数据的地址.
标志寄存器也称为状态寄存器,它用于存放算术、逻辑运算过程中产生的状态信息.
ACC是运算器中的主要寄存器之一,用于暂存运算结果以及向ALU提供运算对象.

解答此类题目的一般思路是对CPU的组成,以及控制器的组成、运算器的组成要非常清楚,特别是会判断哪些部件属于控制器,哪些部件属于运算器.
但要注意,此类试题供选择的答案中经常将控制器的功能、运算器的功能甚至是其他部件的功能罗列在一起,因此要能正确识别与区分.

针对这道题目,(1)发出指令脉冲,控制机器各个部件协调一致地工作体现了控制器的基本功能;(2)CPU主要包括控制器和运算器,排除C和D,程序计数器与指令译码有关,属于控制器的一部分;(3)加法器、累加器、ALU均是运算器的部件,地址寄存器主要包括程序计数器、堆栈指示器、变址寄存器、段地址寄存器等,是控制器的一部分.
所以答案应该是(1)D,(2)B,(3)C.

【例1-2】在CPU中,可用于传送和暂存用户数据,为ALU执行算术逻辑运算提供工作区.
A.
程序计数器B.
累加寄存器C.
程序状态寄存器D.
地址寄存器【解析】这一类型的题目考查的知识点是CPU的寄存器.
寄存器是CPU中的一个重要组成部分,它是CPU内部的临时存储单元.
寄存器既可以用来存放数据和地址,也可以存放控制信息或CPU工作时的状态.
在CPU中增加寄存器的数量,可以使CPU把执行程序时所需的数据尽可能地放在寄存器中,从而减少访问内存的次数,提高其运行速度.
但寄存器的数目也不能太多,除了增加成本外,由于寄存器地址编码增加也会增加指令的长度.
CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器类型.

常用的寄存器功能如下:(1)累加器累加器是一个数据寄存器,在运算过程中暂时存放被操作数和中间运算结果,是CPU中使用最频繁的寄存器,但累加器不能用于长时间地保存一个数据.
(2)通用寄存器组通用寄存器组是CPU中的一组工作寄存器.
运算时用于暂存操作数或地址.
在汇编程序中使用通用寄存器可以减少访问内存的次数,提高运算速度.
(3)标志寄存器标志寄存器也称状态寄存器,用于记录运算中产生的标志信息.
状态寄存器中的每一位单独使用,称为标志位.
标志位的取值反映了ALU当前的工作状态,可以作为条件转移指令的转移条件.
典型的标志有:进位标志位(C)、零标志位(Z)、符号标志位(S)、溢出标志位(V)、奇偶标志位(P)等.

(4)指令寄存器指令寄存器用于存放正在执行的指令.
指令从内存取出后送入指令寄存器.
其操作码部分经指令译码器送微操作信号发生器,其地址码部分指明参加运算的操作数的地址形成方式.
在指令执行过程中,指令寄存器中的内容保持不变.

(5)地址寄存器这类寄存器包括程序计数器、堆栈指示器、变址寄存器、段地址寄存器等.
解答此类题目的一般思路是对CPU中常用的寄存器功能要掌握.
但也要注意相近名称的不同含义,避免混淆,如程序计数器、指令寄存器、指令译码器的联系与区别.
另外还要注意,有的寄存器是属于运算器的,有的寄存器是属于控制器的.

针对这道题目,在所给出的4个备选答案中,只有累加寄存器可用于传送和暂存用户数据,为ALU执行算术逻辑运算提供工作区,所以答案应该是B.
【例1-3】某系统总线的一个总线周期包含4个时钟周期,每个总线周期中可以传送32位数据.
若总线的时钟频率为66MHz,则总线带宽为.
A.
16.
5MB/sB.
264MB/sC.
66MB/sD.
528MB/s【解析】这一类型的题目考查的知识点是总线周期和总线带宽.
总线带宽又称总线系统数据传送率,是指单位时间传送的二进制位数(或每秒传送的字节数).
解答此类题目的一般思路是按照总线带宽的定义求出总线周期,然后带入计算公式.
但要注意题目是按字节计算还是按位计算.
针对这道题目,每个总线周期传送32位数据,即4字节,因此总线带宽为:所以答案应该是C.
【例1-4】某计算机的时钟频率为400MHz,测试该计算机的程序使用4种类型的指令.
每种指令的数量及所需指令时钟数(CPI)如表1-1所示,则该计算机的指令平均时钟数为(1);该计算机的运算速度约为(2)MIPS.
表1-1程序测试所需指令时钟数指令类型指令数目(条)每条指令需时钟数11600001230000232400044160008(1)A.
1.
85B.
1.
93C.
2.
36D.
3.
75(2)A.
106.
B.
169.
5C.
207.
3D.
216.
2【解析】这一类型的题目考查的知识点是计算机性能指标CPI、MIPS的计算.
MIPS(MillionInstructionsPerSecond)表示每秒百万条指令数.
对于一个给定的程序,MIPS定义为:CPI(ClockcyclePerInstruction)为执行每条指令所需的平均时钟周期数.
解答此类题目的一般思路是先计算出CPI,然后代入MIPS的计算公式.
针对这道题目,该计算机的指令平均时钟周期数:CPI=(160000*1+30000*2+24000*4+16000*8)/(160000+30000+24000+16000)=1.
93计算机系统的运算速度为:所以答案应该是(1)B,(2)C.
【例1-5】中断响应时间是指.
A.
从中断处理开始到中断处理结束所用的时间B.
从发出中断请求到中断处理结束所用的时间C.
从发出中断请求到进入中断处理所用的时间D.
从中断处理结束到再次中断请求的时间【解析】这一类型的题目考查的知识点是中断.
中断是计算机所具有的重要特征之一.
计算机中设置中断是为了解决快速工作的CPU与慢速工作的外部设备之间的矛盾,提高CPU的工作效率,可以方便地处理随机事件,可以实现与多个外部设备的并行工作.

在中断传送方式中,CPU与外设并行工作,CPU不必花大量时间去查询外设的工作状态,因为当外设准备就绪时,会主动向CPU发中断请求信号.
而CPU硬件本身具有这样的功能:在每条指令执行完后,检查外设是否有中断请求,如果有中断请求,在条件满足的情况下,CPU响应该请求,转去执行中断服务程序.
从中断服务程序返回后,CPU的硬件保证CPU和外设继续各自执行自己的任务,CPU不用处在等待状态来等待外设准备好,这就大大提高了CPU的工作效率.

中断方式较好地解决了高速主机与低速外设之间交换信息的矛盾,但数据传送仍是由CPU通过程序控制的.
每传送一个数据(一般是一个字节),从外设发出中断请求到CPU执行中断服务程序,每次都要保护断点、保护现场,需要多条指令,而每条指令都要有取指和执行时间,仍需较长的时间,这对于高速外设成批数据交换的情况,还是显得速度太慢了.
所以,在高速或成批数据传送中,通常采用直接存储器存取(DMA)方式.

关于中断,还应掌握如下内容.
(1)中断的种类①按中断源的位置分:内部中断、外部中断.
②按中断源的类型分:硬件中断、软件中断.
③按中断源的屏蔽特性分:可屏蔽中断、非屏蔽中断.
(2)中断的处理过程中央处理器收到中断请求后,如果是当前允许的中断,那么要停止正在执行的代码,并把内部寄存器入栈,这个过程不能被再次打断,所以在保护现场的开始要先关中断,保护完后再开中断.
这个过程应该尽量短,以避免错过了其他中断.
这个过程消耗的时间称为中断响应时间.
然后开始执行中断服务程序,中断服务程序常常比较简单,通常是设置一些标志位,做一些简单的数据处理,而让其他更耗时的处理在非中断程序中完成.
中断服务程序完成后,需要将刚才保存的现场恢复,把入栈的寄存器出栈,继续执行被中断的程序.
整个过程消耗的时间称为中断服务时间,当然对于这个时间,不同的中断,不同的应用差别较大,实际编写时要考虑中断处理的重要程度.
现在大多数中央处理器都支持多级中断,即在执行中断服务程序时,还可以响应其他中断,形成中断嵌套.
归纳如下.

①中断响应过程:关中断,断点保护,入口地址置入PC.
②中断服务过程:保护现场,开中断,执行服务程序,关中断,恢复现场,返回.
(3)多重中断①中断排队.
②中断嵌套.
解答此类题目的一般思路是对中断的各个过程一定要清楚.
但有时也需要对中断的作用与特点熟练掌握,这样才能做到举一反三,触类旁通.
针对这道题目,从中断处理开始到中断处理结束所用的时间是中断服务时间;从发出中断请求到中断处理结束所用的时间是中断响应时间与中断服务时间之和;从发出中断请求到进入中断处理所用的时间是中断响应时间;从中断处理结束到再次中断请求的时间是CPU等待中断的时间.
所以答案应该是C.

【例1-6】内存按字节编址,地址从90000H到CFFFFH,若用存储容量为16K*8bit的芯片构成该内存,至少需要存储器芯片为片.
A.
2B.
4C.
8D.
16【解析】这一类型的题目考查的知识点是存储容量的计算与存储器配置.
当用一片ROM/RAM芯片不能满足存储容量的需要时,可以将若干片ROM/RAM组合到一起,接成一个存储容量更大的ROM/RAM,称为存储器的扩展.
在进行具体扩展时,有3种扩展方式:位扩展、字扩展、字位同时扩展.
若单片ROM/RAM的字数满足系统内存总的字数要求,而每个字的字长或位数不够用时,则采用位扩展方式.
位扩展后的存储器字数没改变而位数增加,存储器容量相应增加.
若每一片ROM/RAM的数据位数够,而字数不能满足系统内存总的字数要求,则采用字扩展方式.
字扩展后的存储器数据位数或字长没有变,而字数增加,存储器容量相应增加.
当单片ROM/RAM的字数和位数都不够时,就要采用字位扩展方式.

解答此类题目的一般思路是:若给出存储单元的首地址和末地址,则:存储单元个数=末地址–首地址+1当芯片单元个数与每个单元位数都少于整个存储器容量的要求时,需要字位同时扩展.
字扩展即所需芯片的组数为:整个内存存储单元个数/每芯片单元个数位扩展每组所需的芯片数为:整个内存存储单元每单元位数/芯片每单元位数整个存储器所需芯片总数(字位扩展)为:芯片组数*每组芯片数针对这道题目,内存存储单元个数为CFFFFH–90000H+1=40000H=218=256K,所需芯片总数为(256K/16K)*(8/8)=16.
所以答案应该是D.
【例1-7】某机是由Cache与主存组成的两级存储系统,Cache存取周期Tc=50ns,主存存取周期Tm=400ns,访问Cache的命中率为0.
96,则系统等效的存取周期T为(1)ns.
如果将Cache分为指令体和数据体,使等效存取周期减少了10%;在所有的访问操作中有20%是访问指令体,而访问指令体的命中率仍为0.
96,则数据体的访问命中率应是(2).
(1)A.
64B.
50C.
225D.
200(2)A.
0.
95B.
0.
96C.
0.
983D.
0.
995【解析】这一类型的题目考查的知识点是高速缓存Cache及相关计算.
Cache的主要特点有以下几点.
(1)位于CPU和主存之间.
(2)容量小:几千字节到几兆字节.
(3)速度快:高于主存5~10倍,快速半导体存储器.
(4)其内容是主存内容的副本,对程序员透明.
(5)Cache既可存放程序又可存放数据.
设M1为Cache,M2为主存,N1为CPU访问M1的次数,N2为CPU访问M2的次数,T1为M1的存取时间,T2为M2的存取时间,则命中率:平均存取时间:或:假设Cache存储器分为指令体(I-Cache)和数据体(D-Cache),如图1-1所示.
图1-1存储体系示意图设指令Cache和数据Cache的访问时间均为Tc,主存的访问时间为Tm,指令Cache的命中率为Hi,数据Cache的命中率为Hd,CPU访存取指的比例为fi,则存储体系的等效访问时间为解答此类题目的一般思路是首先确定是单一Cache,还是分为指令Cache与数据Cache.
但还要注意取指操作所占的比例,以便代入不同的计算公式.
针对这道题目:(1)对于单一Cache,系统等效存取周期为:(2)如果将Cache分为指令体和数据体,设改进后的D-Cache的命中率为Hd,则:≈所以答案应该是(1)A,(2)C.
【例1-8】一般来说,Cache的功能(1).
某32位计算机的Cache容量为16KB,Cache块的大小为16B,若主存与Cache的地址映射采用直接映射方式,则主存地址为1234E8F8(十六进制)的单元装入的Cache地址为(2).
在下列Cache替换算法中,平均命中率最高的是(3).
(1)A.
全部由软件实现B.
全部由硬件实现C.
由硬件和软件相结合实现D.
有的计算机由硬件实现,有的计算机由软件实现(2)A.
00010001001101(二进制)B.
01001000110100(二进制)C.
10100011111000(二进制)D.
11010011101000(二进制)(3)A.
先入后出(FILO)算法B.
随机替换(RAND)算法C.
先入先出(FIFO)算法D.
近期最少使用(LRU)算法【解析】这一类型的题目考查的知识点是Cache的功能、地址映像及相关计算.
Cache由存储体、地址映像和替换机构组成.
存储体是存储单元的集合,用于存放信息,一般由静态存储器构成.
为了方便主存地址与Cache地址的转换,将主存与Cache的存储空间划分为若干大小相同的块(页).
为了加快Cache与主存之间的传送,每块的大小通常为一个主存周期内能访问的字节数.

地址映像的作用是把CPU送来的主存地址转换成Cache地址.
主要有3种地址映像方式:直接映像、全相联映像和组相联方式.
直接映像是每个主存块只能映像到某一固定的Cache块中.
直接映像易于实现,但冲突概率高.
全相联映像是指主存的每一块可以映像到Cache的任意一块.
在全相联映像方式下,可以提高Cache的利用率,但速度慢且成本太高.
组相联映像是直接映像和全相联映像的折中方案,它将Cache分成若干组,每组若干块,组间采用直接映像,而组内的块为全相联映像.
替换机构:当CPU访问Cache未命中时,应从主存中读取信息,同时写入Cache中.
若Cache未满,则直接写入;若Cache已满,则需进行替换.
替换机构由硬件组成,并按替换算法进行设计.
常用的替换算法有先进先出(FIFO)算法、先进后出(FILO)算法、随机替换(RAND)算法和近期最少使用(LRU)算法等.
这些替换算法各有优缺点.
就命中率而言,LRU算法的命中率最高.

解答此类题目的一般思路是掌握3种地址映像方式的映像过程,特别是主存地址与Cache的映像关系.
但要注意,页、块、组、区之间的联系与区别.
针对这道题目,Cache的功能全部由硬件实现;因Cache的容量为16KB,则其地址为14位,每块大小16B,则块内地址为4位,Cache块号10位,将主存地址1234E8F8H写成二进制得00010010001101001110100011111000B,低14位映像为Cache地址;近期最少使用(LRU)算法是Cache替换算法中平均命中率较高的算法.
所以答案应该是(1)B,(2)C,(3)D.
【例1-9】高速缓存Cache与主存间采用全相联地址映像方式,高速缓存的容量为4MB,分为4块,每块1MB,主存容量为256MB.
若主存读写时间为30ns,高速缓存的读写时间为3ns,平均读写时间为3.
27ns,则该高速缓存的命中率为(1)%.
若地址变换表如表1-2所示,则主存地址为8888888H时,高速缓存地址为(2)H.
表1-2地址变换表038H188H259H367H(1)A.
90B.
95C.
97D.
99(2)A.
488888B.
388888C.
288888D.
188888【解析】这一类型的题目考查的知识点是Cache命中率与映像地址的计算.
一般来说,主存容量远大于Cache的容量.
因此,当要把一个块从主存调入Cache时,就有如何放置的问题,即地址的映像与变换问题.
对于全相联映像是指主存中的任一块可以被放置到Cache中的任意一个位置的方法.
将主存和Cache划分为容量大小相等的块.
设主存地址nm由主存块号nmb和块内地址nmr组成,Cache地址nc由Cache块号ncb和块内地址ncr组成,在此nmr=ncr.
当给出主存地址nm需要访问主存时,让主存块号nmb与地址变换表(目录表)中所有各项的nmb字段同时进行相联比较.
如果有相同的,则将对应行的Cache块号ncb取出,拼接上块内地址ncr形成Cache地址nc,然后访问Cache;如果没有相同的,表示该主存块还未装入Cache,则出现Cache块失效,由硬件自动完成调块.

解答此类题目的一般思路是记住Cache命中率和平均读写时间的计算公式,对题目所给参数的含义要清楚,以便能正确代入计算公式.
还要对常用的几种地址映像方式中地址变换有清晰的理解,以便能正确计算出主存地址经映像变换后对应的Cache地址.

针对这道题目,T=3.
27ns,T1=3ns,T2=30ns,代入,得H=0.
99.
本题采用全相联映像,主存容量为256MB,地址占28位;Cache容量为4MB,地址占22位;每块容量为1MB,地址占20位.
对于主存地址nm=8888888H,则主存块号(占8位)nmb=88H,通过地址变换表可得Cache块号(占2位)ncb=1H,块内地址nmr=ncr=88888H,拼接后的Cache地址为188888H.
所以答案应该是(1)D,(2)D.
【例1-10】相联存储器的访问方式是.
A.
先入先出访问B.
按地址访问C.
按内容访问D.
先入后出访问【解析】这一类型的题目考查的知识点是存储器的存取访问方式.
常用的存储器中数据存取方式有顺序存取、直接存取、随机存取和相联存取等4种.
相联存取也是一种随机存取的形式,但是选择某一单元进行读写取决于其内容,而不是其地址.
与普通的随机存取方式一样,每个单元都有自己的读写装置,读写时间也是一个常数.
采用相联存取方式,可以对所有的存储单元的特定位进行比较,选择符合条件的单元进行访问.
为了提高地址映射的速度,Cache采用相联存取的方式.

相联存储器(ContentAddressableMemory,CAM)是一种特殊的存储器,是一种基于数据内容进行访问的存储设备.
当对其写入数据时,CAM能够自动选择一个未用的空单元进行存储;当要读出数据时,不是给出其存储单元的地址,而是直接给出该数据或者该数据的一部分.
CAM对所有的存储单元中的数据同时进行比较并标记符合条件的所有数据以供读取.
由于比较是同时、并行进行的,所以这种基于数据内容进行读写的机制,其速度比基于地址进行读写的方式要快许多.

解答此类题目的一般思路是对相联存取的特点要了解.
特别是要能区别存取方式是按地址访问还是按数据访问.
另外注意,磁带存储器采用顺序存取方式;磁盘存储器采用直接存取方式,主存储器采用随机存取方式;Cache采用相联存取方式.

针对这道题目,相联存储器的访问方式是按内容访问,所以答案应该是C.
【例1-11】虚拟存储器的作用是允许(1).
它通常使用(2)作为它的一个主要组成部分.
对它的调度方法与(3)基本相似,即把要经常访问的数据驻留在高速存储器中.
因为使用了虚拟存储器,指令执行时(4).
在虚拟存储系统中常使用相联存储器进行管理,它是(5)寻址的.
(1)A.
直接使用外存代替内存B.
添加比地址字长允许的更多内存容量C.
程序直接访问比内存更大的地址空间D.
提高内存的访问速度(2)A.
CDROMB.
硬盘C.
软盘D.
寄存器(3)A.
CacheB.
DMAC.
I/OD.
中断(4)A.
所需的数据一定能在内存中找到B.
必须先进行"虚、实"地址转换C.
必须事先使用覆盖技术D.
必须将常用的程序先调入内存(5)A.
按地址B.
按内容C.
寄存器D.
计算【解析】这一类型的题目考查的知识点是虚拟存储器的基本概念和工作原理.
虚拟存储器是由内存、外存、存储管理单元及操作系统中存储管理软件组织的存储系统.
虚拟存储器的作用是给程序员一个更大的"虚拟"的存储空间,其容量可远远超过主存储器的容量,而与辅助存储器容量相当,即允许程序直接访问比内存更大的地址空间.
它通常使用硬盘作为它的一个主要组成部分.
虚拟存储器的管理原则与Cache基本相似,即存储系统由小容量的高速存储器和大容量的低速存储器组成,把要经常访问的数据驻留在高速存储器中,一旦这些数据访问频率下降则把它们送回低速存储器中,设计有效的管理算法.
虚拟存储器将大容量的外存也纳入存储器的管理范围,但在具体执行程序时需判断程序是否在内存中,若不在(可认为未命中),则需从辅存中调入,这种思路与Cache中的替换类似.

因为使用了虚拟存储器,指令执行时必须先进行"虚、实"地址变换,这就是虚拟存储器地址映射机制的基本功能.
在虚拟存储系统中常使用相联存储器进行管理.
相联存储器是一种特殊的存储器,与常见的RAM不同,它是一种基于数据内容进行访问的存储设备CAM,即按内容寻址.

所谓虚拟存储技术,即在内存中保留一部分程序或数据,在外存(硬盘)中放置整个地址空间的副本.
程序运行过程中可以随机访问内存中的数据或程序,但需要的程序或数据不在内存时,就将内存中部分内容根据情况写回外存,然后从外存调入所需程序或数据,实现作业内部的局部对调,从而允许程序的地址空间大于实际分配的存储区域.

虚拟存储器的调度方法与Cache基本相似.
当指令执行时,如果操作对象不在内存,就向操作系统发出缺页中断.
这时操作系统按照某种替换算法挑选某一物理页,根据情况决定是否将其写回外存,然后从外存中调入相应页面进行覆盖,并修改页表.
而内存中存储的数据和程序是以物理地址来表示的,这样,在执行一条指令时,必须先进行从逻辑地址到物理地址的交换(这个过程称为地址映射).

解答此类题目的一般思路是掌握虚拟存储器的工作原理.
同时注意与Cache的相同之处和不同之处.
针对这道题目,根据上述论述,所以答案应该是(1)C,(2)B,(3)A,(4)B,5)B.
【例1-12】假设某硬盘由5个盘片构成(共有8个记录面),盘片有效记录区域的外直径为30cm,内直径为10cm,记录位密度为250位/mm,磁道密度为16道/mm,每磁道分16个扇区,每扇区512字节,则该硬盘格式化容量约为MB.
A.
B.
C.
D.
【解析】这一类型的题目考查的知识点是对磁盘有关存储容量的考核.
磁盘存储器属于辅助存储器,分为硬盘和软盘两种.
其主要性能参数有存储容量、存取时间、寻道时间、等待时间和数据传输率等.
磁道:磁盘旋转一圈磁头在盘面上留下一个圆形轨迹称为一个磁道.
道密度:沿磁盘半径方向单位长度内磁道数,常用的道密度单位是道/mm或道/英寸(t/i).
位密度:沿磁道方向,单位长度内存储的二进制信息位数,常用的位密度单位是b/mm或位/英寸(b/i).
每个磁道上的记录的位数是相同的,不同磁道上的位密度不一样,越靠近盘心的磁道位密度越高.
存取时间:又称访问时间,是指磁盘磁头接到读写信号,从当前位置移动到指定位置,并完成读写数据所需的时间.
存取时间包括寻道时间和寻找扇区的等待时间.
寻道时间(SeekTime):磁头移动到目标磁道(或柱面)所需的时间.
等待时间(RotationalLatency):待读写的扇区旋转到磁头下方所用时间.
一般用磁道旋转一周所用时间的一半作为平均等待时间.
寻找不同磁道和等待不同区域花的时间不同,通常取其平均值称为平均存取时间.
可见,提高磁盘转速可缩短这个时间.
存储容量:磁盘能存储二进制位信息的总量,磁盘的容量有非格式化容量和格式化容量之分.
非格式化容量=存放数据的盘面数*每面磁道数*磁道周长*(对应的)位密度格式化容量=存放数据的盘面数*每面磁道数*每道扇区数*每个扇区存储的数据字节数一般情况下,磁盘容量指格式化容量.
数据传输速率R:磁头找到地址后单位时间内写入或读出的字节数.
R=B/T其中,B:一个磁道上记录的数据字节数;T:磁盘旋转一周所需时间.
或R=每个扇区的字节数*每道扇区数*磁盘转速一个硬盘是由许多的盘片(1~20)构成,这些盘片绕一个轴旋转,转速是7200r/min等.
读写信息时,一个包含读写头的移动臂移动到每个盘片的上端.
为了保证每个磁头臂同时移动到每个盘片的同一磁道,每个磁表面上的磁头臂都是连接在一起,同时移动的.
柱面是指所有盘片表面磁头臂下相同位置的所有磁道.

解答此类题目的一般思路是有关磁盘参数的含义要理解,同时对有关参数的计算公式要熟练运用.
但有时题目给出硬盘另外一些参数,如磁头数、柱面数,实际上就相当于分别告诉了盘面数和磁道数.
针对这道题目,磁盘有效存储区域=(30–10)/2(cm),因为道密度为=16道/mm,所以每个记录面的磁道数=(30–10)*10*16/2(道),根据题目所给条件,每磁道分16个扇区,每扇区512字节,共有8个记录面,所以该硬盘格式化容量=8*[(30–10)*10*16/2]16*512(B)=[8*(30–10)*10*16*16*512]/[2*1024*1024](MB).
所以答案应该是B.
【例1-13】I/O系统主要用3种方式与主机交换数据,对于这3种方式的描述正确的是.
A.
程序控制方式最节省CPU时间B.
中断方式最消耗CPU时间C.
DMA方式在传输过程中需要CPU的查询D.
中断方式无需CPU主动查询和等待外设【解析】这一类型的题目考查的知识点是CPU与外设的3种数据交换方式.
(1)程序控制方式CPU直接通过I/O指令对I/O接口进行访问操作,主机与外设之间交换信息的每个步骤均在程序中表示出来,整个的I/O过程是由CPU执行程序来完成的.
具体实现时可分为两种方式:立即程序传送方式(又称同步传送方式或无条件传送方式)和程序查询方式(又称异步传送方式).

在立即程序传送方式下,I/O接口总是准备好接收来自主机的数据,或随时准备向主机输入数据,CPU无需查看接口的状态,就执行输入输出指令进行数据传送.
外设总是处于"准备好"状态,没有速度协调问题.
这种方式的优点是程序设计较简单,所需硬件及软件较少.
缺点是只能用于状态固定或变化十分缓慢的设备,如开关、LED等.

在程序查询方式下,CPU通过执行程序查询外设的状态,判断外设是否准备好接收数据或准备好了向CPU输入数据.
首先,CPU从传送状态的端口中读取状态字.
然后,CPU检测状态字的对应位是否满足"就绪"条件,如果不满足,返回前面继续读状态字.
如果状态字表明外设已处于"就绪"状态,则传送数据.
主要优点是能较好地协调外部设备与CPU之间的速度差异,这类外设占外设的大多数,另外所需要的硬件接口电路也较简单.
缺点是CPU需要不断地循环检查外设状态,占用了CPU大量时间,影响了CPU的使用效率,并且系统中I/O设备越多,查询的周期就越长,对于工作速度快的外设则可能因为服务不及时而丢失数据.

(2)中断方式当I/O接口准备好接收数据或准备好向CPU传送数据时,就发出中断信号通知CPU.
对中断信号进行确认后,CPU保存正在执行的程序的现场,转而执行提前设置好的I/O中断服务程序,完成一次数据传送的处理.
这样,CPU就不需要主动查询外设的状态,在等待数据期间可以执行其他程序,从而提高了CPU的利用率.
采用中断方式管理I/O设备,CPU和外设可以并行地工作.
与程序查询传送方式相比,程序查询传送方式在主程序中与外设交换数据,而中断传送方式是在中断服务程序中与外设交换数据.

(3)DMA方式直接存储器存取(DirectMemoryAccess,DMA)方式是一种完全由硬件完成高速数据设备与内存之间交换数据的方式.
外设直接经总线和存储器进行高速数据传送,不再经过CPU中转,也不用CPU控制,而由另外的硬件电路DMA控制器进行控制.
DMA方式的主要优点是速度高,数据传送的速度只受存储器存取速度的限制,因为CPU不参加操作,省去了CPU对每个数据的传送都要经过的取指令、指令译码、取数和送数等操作,从而节省了CPU访问存储器或外设所花费的时间.
DMA方式的缺点是硬件接口比较复杂,DMA控制器结构复杂,价格也较贵.

解答此类题目的一般思路是对CPU与外设进行数据交换的3种常用方式的传送过程、各自的优缺点要有清晰的理解.
特别要注意在程序查询方式、中断方式和DMA方式中,数据传送过程是如何启动的.
在程序查询方式下,是通过程序来检测接口中状态寄存器中的"准备好"(READY)位,以确定当前是否可以进行数据传送的;在中断方式下,当接口中已经有数据要往CPU输入或准备好接收数据时,接口会向CPU发一个外部中断请求,CPU在得到中断请求以后,如果响应中断,便通过运行中断服务程序来实现输入输出;在DMA方式下,外设要求传送数据时,接口会向DMA控制器发DMA请求信号,DMA控制器转而往CPU发送一个总线请求信号,以请求得到总线控制权,如果得到DMA允许,那么,就可以在没有CPU参与的情况下实现DMA传送.

针对这道题目,只有"中断方式无需CPU主动查询和等待外设"对于3种方式的描述是正确的,所以答案应该是D.
【例1-14】在采用DMA方式的I/O系统中,其基本思想是在之间建立直接的数据通路.
A.
CPU与外部设备B.
主存与外围设备C.
外设与外设D.
CPU与主存【解析】这一类型的题目考查的知识点是CPU与外设数据交换方式中的DMA方式.
直接存储器存取方式的基本思想是:通过硬件控制实现主存与I/O设备间的直接数据传送,数据的传送过程由DMA控制器(DMAC)进行控制,不需要CPU的干预.
在DMA方式下,需要CPU启动传送过程,即向设备发出"传送数据"的命令;在传送过程结束时,DMAC通过中断方式通知CPU进行一些后续处理工作.
在传送数据的过程中,CPU可以执行其他任务.

DMA方式简化了CPU对数据传送的控制,提高了主机与外设并行工作的程度,可在外设和主存之间快速、批量传送数据,使系统的效率明显提高.
但DMA方式也有局限性,由于DMA控制器只能控制简单的数据传送操作,对外设的管理和某些控制操作仍由CPU承担,因而在外设数量较多、输入输出频繁的大中型计算机中还要设置通道,使CPU摆脱管理和控制外设的沉重负担.

解答此类题目的一般思路是对CPU与外设数据进行交换的几种方式的特点要了解,并注意其区别.
DMA的特征包括:一个DMA过程由CPU启动,完成时要报告CPU;DMA一旦启动,再不需要CPU干预,不会产生CPU中断;DMA采用窃取总线扩展权的方法占用总线,提高了总线的利用率;DMA一般用于高速外设与内存之间的批量数据传送,而且使用DMA模式的时候不能使用虚拟内存,只能使用物理内存.

针对这道题目,DMA方式的I/O系统中,其基本思想是在主存与外围设备之间建立直接的数据通路,所以答案应该是B.
【例1-15】若某个计算机系统中,内存地址与I/O地址统一编址,访问内存单元和I/O设备是靠来区分的.
A.
数据总线上输出的数据B.
不同的地址代码C.
内存与I/O设备使用不同的地址总线D.
不同的指令【解析】这一类型的题目考查的知识点是I/O端口的编址方式.
I/O端口编址方式有两种:端口地址和存储器地址统一编址,即存储器映射方式;I/O端口地址和存储器地址分开独立编址,即I/O映射方式.
统一编址就是从存储器空间划出一部分地址空间给I/O设备,把I/O接口中的端口当作存储器单元一样进行访问,不设置专门的I/O指令.
采用这种编址的好处在于I/O端口可占有较大的空间,端口的操作指令多,对存储器使用的指令也可以用于端口,其缺点是程序不易区分是对存储器操作还是对I/O操作,同时需要全部地址参与译码,影响速度.

独立编址就是接口中的端口地址单独编址而不和存储空间合在一起,通过设置单独的I/O地址空间,为接口中的有关寄存器或存储部件分配地址码,需要设置专门的I/O指令(IN、OUT等)进行访问.
该种编址方式的优点是较容易区分是对存储器操作,还是对端口进行操作,而且,外部设备不占用存储器的地址空间,但缺点是其操作不灵活.

解答此类题目的一般思路是理解I/O端口的编址方式.
针对这道题目,由于采用统一编址方式(存储器映射方式),因此访问内存单元和I/O设备是靠不同的地址代码来区分的,所以答案应该是B.
【例1-16】操作数所处的位置,可以决定指令的寻址方式.
操作数包含在指令中,寻址方式为(1);操作数在寄存器中,寻址方式为(2);操作数的地址在寄存器中,寻址方式为(3).
(1)A.
立即寻址B.
直接寻址C.
寄存器寻址D.
寄存器间接寻址(2)A.
立即寻址B.
相对寻址C.
寄存器寻址D.
寄存器间接寻址(3)A.
相对寻址B.
直接寻址C.
寄存器寻址D.
寄存器间接寻址【解析】这一类型的题目考查的知识点是指令的寻址方式.
获得操作数存储地址的方法叫做寻址方式,常用的有以下几种.
(1)立即寻址:指令中地址码部分提供的不是地址而是参加运算的操作数,例如ADDAX,100.
(2)直接寻址:指令地址码部分给出了操作数的地址,例如ADDAX,[100].
(3)寄存器寻址:指令的地址码给出的是存放操作数的寄存器,例如ADDAX,BX.
(4)寄存器间接寻址:指令的地址码给出的是存放操作数的存储单元的地址信息,即所谓指令地址码部分给出了操作数的地址的地址.
这种寻址方式又可以分为寄存器间接寻址方式和存储器间接寻址方式.
前者使用寄存器来保存操作数地址,例如ADDAX,[DX];而后者则把操作数地址保存到另一存储器单元中,例如ADDAX,[[100]].
(5)基址寻址:指令中给出操作数地址的偏移量,其基地址存放在一个专用的基址寄存器中.
操作数的地址由基地址加上偏移量即可求出.
例如ADDAX,[BX+100].
(6)变址寻址:指令中给出操作数地址的固定部分和存放可变部分地址的变址寄存器.
操作数的实际地址由固定部分加上可变部分即可求出,例如ADDAX,[DI+100].
当使用基址加变址寻址方式时,还需要加上基址寄存器中的基地址,例如ADDAX,[BX+DI+100].
(7)相对寻址:指令地址码部分给出的是一个偏移量(可正可负),操作数地址等于本指令的地址(程序计数器PC内的值)加上偏移量,例如ADDAX,*100.
解答此类题目的一般思路是对常用的寻址方式要清楚,但也要注意其中几种寻址方式之间的区别,特别是寄存器寻址与寄存器间接寻址、相对寻址与变址寻址之间的区别.
对于寄存器寻址方式,寄存器的内容就是操作数;对于寄存器间接寻址方式,以寄存器内容为地址,到存储器找到该地址单元,其内容作为操作数(即操作数在存储器中).

针对这道题目,根据题述的含义,若操作数包含在指令中,寻址方式为立即寻址;若操作数在寄存器中,寻址方式为寄存器寻址;若操作数的地址在寄存器中,寻址方式为寄存器间接寻址.
所以答案应该是(1)A,(2)C,(3)D.

【例1-17】以下关于CISC(ComplexInstructionSetComputer,复杂指令集计算机)和RISC(ReducedInstructionSetComputer,精简指令集计算机)的叙述中,错误的是.
A.
在CISC中,其复杂指令都采用硬布线逻辑来执行B.
采用CISC技术的CPU,其芯片设计复杂度更高C.
在RISC中,更适合采用硬布线逻辑执行指令D.
采用RISC技术,指令系统中的指令种类和寻址方式更少【解析】这一类型的题目考查的知识点是CISC和RISC的特点.
一种指令系统中的指令支持哪些类型(如算术和逻辑运算、数据传输、控制、系统、浮点、十进制、字符串等)的操作,属于指令系统结构功能设计问题.
在这一问题处理上有两种截然不同的方向.
一个方向是强化指令功能,实现软件功能向硬件功能转移,称之为复杂指令集计算机(CISC);另一个方向是尽可能降低指令集结构的复杂性,以达到简化实现,提高性能的目的,称之为精简指令集计算机(RISC).

RISC计算机的主要特点如下.
(1)指令数量少,避免使用复杂指令,简化了指令系统.
(2)指令寻址方式少,通常支持寄存器、立即、相对寻址.
(3)指令长度固定,指令格式种类少,译码相对容易,并简化了控制电路的硬件设计.
(4)只提供Load/Store指令访问存储器,其余指令操作均在寄存器之间进行.
(5)CPU中通用寄存器相当多,提高了处理器的性能.
(6)以硬布线逻辑控制为主构建控制器,提高操作的执行速度,而CISC指令系统很复杂,难以用硬布线逻辑电路实现控制,通常采用微程序控制.
(7)大部分指令在一个时钟周期内完成(流水线组织).
(8)多用高级语言编程,优化了编译器,使编译工作简化.
CISC计算机的主要特点如下.
(1)庞大的指令系统.
(2)采用可变长度的指令格式.
(3)指令使用的寻址方式繁多.
(4)指令系统中包括一些用于特殊用途的指令(常用简单指令仅占指令总数的20%,但在程序中出现的频度却占80%).
RISC计算机区别于CISC的几个特征如下.
(1)相对于CISC,RISC处理机指令系统中的指令数量明显偏少,寄存器数量却明显偏多.
在物理结构上,由于取消了控制存储器,省出的空间为在芯片中制作大量的寄存器创造了条件.
(2)RISC简化了指令系统,规整了指令流水线,并且规范了指令格式,使流水线的设计更加优化,从而达到采用RISC技术的根本目的——使绝大部分指令都能在一个时钟周期内执行完成.
(3)RISC的时钟周期偏短.
由于RISC处理机的指令很规整,可以容易地采用硬件布线逻辑实现全部控制;指令功能简单,通常执行时间差异不大,且执行时间都比较短.
因为RISC处理机使指令简化了,则可以将所有的指令设计成等长,把绝大部分指令安排在一个时钟周期内执行完毕,这些指令无论在长度、格式、执行时间上都是规整的.
在流水线结构中,指令长度、格式规整,则不会产生取指时间和译码时间的不统一,避免在指令读取部件和指令分析部件出现瓶颈;指令执行时间统一,则避免在指令执行部件出现瓶颈,因此,RISC指令与流水线配合使用,不但可以提高流水线的使用效率、指令执行的吞吐率,还可以优化流水线的设计,降低成本.
这些优势在CISC中是没有的.
对于复杂指令的执行,RISC需要用子程序实现,但是由于流水线性能的提高和寄存器窗口技术的采用,其执行效率并不会低于CISC的复杂指令.
故RISC与流水线配合效率更高.