寄存器eq2

2012AnalogDevices,Inc.
Allrightsreserved.
Rev.
0InformationfurnishedbyAnalogDevicesisbelievedtobeaccurateandreliable.
However,noresponsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorotherrightsofthirdpartiesthatmayresultfromitsuse.
Specicationssubjecttochangewithoutnotice.
NolicenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices.
Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners.
OneTechnologyWay,P.
O.
Box9106,Norwood,MA02062-9106,U.
S.
A.
Tel:781.
329.
4700www.
analog.
comADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责.
如需确认任何词语的准确性,请参考ADI提供的最新英文版数据手册.
Fax:781.
461.
3113数字输入、单声道2W、D类音频功率放大器SSM2529特性无滤波、数字输入单声道D类放大器I2C控制接口串行数字音频接口支持常见音频格式(I2S、PCM、LJ、RJ、TDM1-16、PDM)支持宽范围采样速率:8.
0kHz至96.
0kHz可通过内置锁相环(PLL)提供MCLK和BCLK支持单电源模式;可通过内置低压差(LDO)稳压器提供DVDDSPKVDD工作电源电压为2.
5V至5.
5VDVDD工作电源电压为1.
08V至1.
98V支持片外音量控制,无需I2C采用5V电源时能够以2.
4W功率驱动4Ω负载、以1.
4W功率驱动8Ω负载,且THD+N小于1%采用16引脚1.
92mm*1.
94mm*0.
4mm间距WLCSP封装满量程条件下驱动8Ω负载的效率为95%信噪比(SNR):103dB,A加权电源抑制比(PSRR):>80dB(217Hz)数字式音量控制:70dB至+24dB,0.
375dB步长超低空闲电流自动采样速率检测爆音与咔嚓声抑制带可编程自动恢复功能的短路和热保护未检测到输入信号时支持智能掉电上电复位和UVLO电压监控可选的超低EMI辐射模式支持SPKVDD电压监控数字音频处理7频段可编程均衡器利用噪声门、扩展器、压缩器和限幅器实现可编程的动态范围压缩(DRC)应用移动电话便携式媒体播放器笔记本电脑无线扬声器便携式游戏机导航系统概述SSM2529是一款结合了一个数模转换器(DAC)、一个低功耗特定音频数字信号处理器和一个Σ-ΔD类调制器的数字输入D类功率放大器.
它采用独特架构,处理数字音频源时实际功耗极低,同时又具备出色的音频性能.
SSM2529特别适合对功耗敏感的应用,例如移动电话和便携式媒体播放器,这些情况下系统噪声会破坏发送至模拟输入音频放大器的小模拟信号.
利用SSM2529,音频数据可以通过标准数字音频串行接口传送至放大器,从而大大降低GSM干扰或传输音频上其他数字信号等噪声源的影响.
闭环数字输入设计保留了纯数字放大器的优势,同时又具有极佳的PSRR和音频性能.
三级Σ-ΔD类调制器能在不影响音频质量的情况下,实现最小的EMI、最低的静态功耗和最高的音频效率.
音频输入通过一个串行音频接口提供,该接口可被编程为接受所有通用音频格式,包括I2S、TDM和PDM.
IC控制通过I2C控制接口实现.
I2C控制的一种替代方案为独立运行模式,允许通过调节片外外部电阻来实现不同的设置.
SSM2529可以接受各种输入MCLK频率,在某些配置中还可将BCLK用作时钟源.
还可以通过一个集成PLL为设备提供一个主时钟.
集成DSP包含软数字音量控制电路、一个去加重高通滤波器、一个七频段可编程均衡器及一个可编程数字动态范围压缩器.
此外,该元件还包含了一个前馈扬声器温度预测模块,用于保护扬声器.
SSM2529支持单电源模式,通过片内LDO稳压器提供DVDD,无需外部数字内核电源.
数字接口的使用非常灵活方便.
数字接口为具有唯一数字音频源的其他产品提供了一个更好的系统解决方案,例如无线扬声器、笔记本电脑、便携式数字电视和导航系统等.
SSM2529的额定温度范围为40°C至+85°C工业温度范围.
它内置热关断和输出短路保护功能,采用16引脚、1.
92mmx1.
94mm晶圆级芯片规模封装(WLCSP).
Rev.
0|Page2of52目录SSM2529特性.
1应用.
1概述.
1修订历史.
3功能框图.
4技术规格.
5性能规格.
5电源要求.
6数字输入/输出6数字插值滤波器.
6数字时序.
6绝对最大额定值.
8热阻8ESD警告.
8引脚配置和功能描述.
9典型工作特性10工作原理.
14概述14主时钟.
14内部时钟发生器.
14数字输入串行音频接口14PDM模式设置和控制.
15高通滤波器15完全可编程的七频段均衡器.
15动态范围控制.
18DRC模式控制.
18增益纹波消除.
21扬声器保护21电源21功耗控制.
21上电复位/电压监控器22独立模式.
22I2C端口.
22寄存器汇总.
24寄存器详解.
27软件复位和主机软件掉电控制(PWR_CTRL)寄存器.
.
.
.
27MCLK比率和频率27边沿速度和定时控制(SYS_CTRL)寄存器.
28串行音频接口和采样速率控制(SAI_FMT1)寄存器28串行音频接口控制(SAI_FMT2)寄存器29通道映射控制寄存器.
30FDSP前音量控制(VOL_BF_FDSP)寄存器31FDSP后音量控制(VOL_AF_FDSP)寄存器.
31音量和静音控制寄存器.
31DPLL_CTRL寄存器.
32APLL_CTRL1寄存器.
32APLL_CTRL2寄存器.
32APLL_CTRL3寄存器.
32APLL_CTRL4寄存器.
32APLL_CTRL5寄存器.
33APLL_CTRL6寄存器.
33FAULT_CTRL1寄存器.
34FAULT_CTRL2寄存器.
34DEEMP_CTRL寄存器.
34HPF_CTRL寄存器35EQ1_COEF0_HI寄存器.
35EQ1_COEF0_LO寄存器35EQ1_COEF1_HI寄存器.
35EQ1_COEF1_LO寄存器35EQ1_COEF2_HI寄存器.
36EQ1_COEF2_LO寄存器36EQ1_COEF3_HI寄存器.
36EQ1_COEF3_LO寄存器36EQ1_COEF4_HI寄存器.
36EQ1_COEF4_LO寄存器36EQ2_COEF0_HI寄存器.
36EQ2_COEF0_LO寄存器36EQ2_COEF1_HI寄存器.
36EQ2_COEF1_LO寄存器36EQ2_COEF2_HI寄存器.
37EQ2_COEF2_LO寄存器37EQ2_COEF3_HI寄存器.
37EQ2_COEF3_LO寄存器37EQ2_COEF4_HI寄存器.
37EQ2_COEF4_LO寄存器37EQ3_COEF0_HI寄存器.
37EQ3_COEF0_LO寄存器37Rev.
0|Page3of52修订历史2012年7月—修订版0:初始版EQ3_COEF1_HI寄存器.
37EQ3_COEF1_LO寄存器37EQ3_COEF2_HI寄存器.
38EQ3_COEF2_LO寄存器38EQ3_COEF3_HI寄存器.
38EQ3_COEF3_LO寄存器38EQ3_COEF4_HI寄存器.
38EQ3_COEF4_LO寄存器38EQ4_COEF0_HI寄存器.
38EQ4_COEF0_LO寄存器38EQ4_COEF1_HI寄存器.
38EQ4_COEF1_LO寄存器38EQ4_COEF2_HI寄存器.
39EQ4_COEF2_LO寄存器39EQ4_COEF3_HI寄存器.
39EQ4_COEF3_LO寄存器39EQ4_COEF4_HI寄存器.
39EQ4_COEF4_LO寄存器39EQ5_COEF0_HI寄存器.
39EQ5_COEF0_LO寄存器39EQ5_COEF1_HI寄存器.
39EQ5_COEF1_LO寄存器39EQ5_COEF2_HI寄存器.
40EQ5_COEF2_LO寄存器40EQ5_COEF3_HI寄存器.
40EQ5_COEF3_LO寄存器40EQ5_COEF4_HI寄存器.
40EQ5_COEF4_LO寄存器40EQ6_COEF0_HI寄存器.
40EQ6_COEF0_LO寄存器40EQ6_COEF1_HI寄存器.
40EQ6_COEF1_LO寄存器40EQ6_COEF2_HI寄存器.
41EQ6_COEF2_LO寄存器41EQ7_COEF0_HI寄存器.
41EQ7_COEF0_LO寄存器41EQ7_COEF1_HI寄存器.
41SSM2529EQ7_COEF1_LO寄存器.
41EQ7_COEF2_HI寄存器.
41EQ7_COEF2_LO寄存器.
41EQ_CTRL1寄存器42EQ_CTRL2寄存器42DRC_CTRL1寄存器43DRC_CTRL2寄存器43DRC_CTRL3寄存器44DRC_CURVE1寄存器44DRC_CURVE2寄存器45DRC_CURVE3寄存器45DRC_CURVE4寄存器45DRC_CURVE5寄存器45DRC_HOLD_TIME寄存器.
46DRC_RIPPLE_CTRL寄存器.
46DRC模式控制寄存器.
46FDSP_EN寄存器.
47SPK_PROT_EN寄存器47TEMP_AMBIENT寄存器.
47SPKR_DCR寄存器.
47SPKR_TC寄存器.
47SP_CF1_H寄存器47SP_CF1_L寄存器47SP_CF2_H寄存器47SP_CF2_L寄存器48SP_CF3_H寄存器48SP_CF3_L寄存器48SP_CF4_H寄存器48SP_CF4_L寄存器48SPKR_TEMP寄存器.
48SPKR_TEMP_MAG寄存器.
48MAX_SPKR_TEMP寄存器.
48SPK_GAIN寄存器49SOFT_RST寄存器.
49应用信息.
50外形尺寸.
51订购指南.
51Rev.
0|Page4of52功能框图图1VOLUMECONTROLA–70dBTO+24dBDIGITALFILTERSEQ(7B)HPFDRCVOLUMECONTROLB–70dBTO+24dBMONOIDAC3+2+2POP-AND-CLICKSUPPRESSIONPOWER-ONRESETANDUVLOSPEAKERTEMPERATUREESTIMATIONCLOCKINGCONTROLΣ-ΔCLASS-DMODULATOR(MONO)FULLBRIDGEPOWERSTAGE(STEREO)OUTPOUTNMCLKGNDDVDDSTDBNADDR/PDMSA_MODEI2SSDATALRCLKBCLKSUPPLYDETECTORLDOSPKGNDSPKVDDLDO_OUTPLLI2CSCL/VOLUMECONTROLASDA/VOLUMECONTROLBSSM252910749-001SSM2529Rev.
0|Page5of52表1.
参数符号测试条件/注释最小值典型值最大值单位器件特性输出功率POUTf=1kHz,BW=20kHzRL=4,THD=1%,SPKVDD=5.
0V2.
4WRL=4,THD=10%,SPKVDD=5.
0V3.
1WRL=8,THD=1%,SPKVDD=5.
0V1.
4WRL=8,THD=10%,SPKVDD=5.
0V1.
8WRL=4,THD=1%,SPKVDD=4.
2V1.
7WRL=4,THD=10%,SPKVDD=4.
2V2.
2WRL=8,THD=1%,SPKVDD=4.
2V0.
95WRL=8,THD=10%,SPKVDD=4.
2V1.
2WRL=4,THD=1%,SPKVDD=3.
6V1.
2WRL=4,THD=10%,SPKVDD=3.
6V1.
6WRL=8,THD=1%,SPKVDD=3.
6V0.
7WRL=8,THD=10%,SPKVDD=3.
6V0.
9WRL=4,THD=1%,SPKVDD=2.
5V0.
55WRL=4,THD=10%,SPKVDD=2.
5V0.
72WRL=8,THD=1%,SPKVDD=2.
5V0.
32WRL=8,THD=10%,SPKVDD=2.
5V0.
42W效率ηPOUT=2W驱动4Ω负载,SPKVDD=5.
0V91%POUT=1.
4W驱动8Ω负载,SPKVDD=5.
0V,正常工作95%POUT=1.
4W驱动8Ω负载,SPKVDD=5.
0V,超低EMI工作86%总谐波失真加噪声THD+NPOUT=1W驱动8Ω负载,f=1kHz,SPKVDD=5.
0V0.
03%POUT=0.
7W驱动8Ω负载,f=1kHz,SPKVDD=4.
2V0.
03%POUT=0.
5W驱动8Ω负载,f=1kHz,SPKVDD=3.
6V0.
03%平均开关频率fSW280kHz差分输出失调电压VOOS2.
0mV电源抑制比PSRR(DC)SPKVDD=2.
5V至5.
0V7080dBPSRRGSMVRIPPLE=100mVrms(217Hz,扰动输入)80dB电源电流ISPKVDD扰动输入,SPKVDD=5.
0V3.
0mA扰动输入,SPKVDD=4.
2V2.
8mA扰动输入,SPKVDD=3.
6V2.
7mA扰动输入,SPKVDD=2.
5V2.
4mA掉电100nA电源电流IDVDD扰动输入,DVDD=1.
8V0.
6mA扰动输入,DVDD=1.
08V0.
3mA掉电2A输出电压噪声enf=20Hz至20kHz,扰动输入22V信噪比SNRA加权参考0dBFS,SPKVDD=4.
2V103dB静音衰减软静音开启100dBSSM2529技术规格标准测试条件:除非另有说明,SPKVDD=4.
2V;DVDD=1.
8V;fS=48kHz;MCLK=128*fS;TA=25°C;RL=8Ω+33H;LP_MODE=0;0dB音量控制设置.
性能规格Rev.
0|Page6of52电源要求表2.
参数最小值典型值最大值单位SPKVDD2.
54.
25.
5VDVDD1.
081.
81.
98V数字输入/输出表3.
参数符号测试条件/注释最小值典型值最大值单位输入高电压VIH0.
7*DVDD3.
6V输入低电压VIL0.
3+0.
3*DVDDV输入漏电流,高IIH不包括MCLK1A输入漏电流,低IIL不包括MCLK和双向引脚1AMCLK输入漏电流,高IIH3AMCLK输入漏电流,低IIL3A输入电容5pF数字插值滤波器表4.
参数模式系数最小值典型值最大值单位通带(3dB)48kHz模式,典型值为48kHz时0.
423fSkHz通带纹波48kHz模式,典型值为48kHz时0.
5fS±0.
03dB过渡带48kHz模式,典型值为48kHz时kHz阻带48kHz模式,典型值为48kHz时0.
582fSkHz阻带衰减48kHz模式,典型值为48kHz时60dB群延迟48kHz模式,典型值为48kHz时14/fS202428292s表5.
限值参数TMINTMAX单位描述主时钟(见图2)tBP74136nsMCLK周期,256fS模式tBP148271nsMCLK周期,128fS模式串行端口(见图2)tBIL40nsBCLK低电平脉冲宽度tBIH40nsBCLK高电平脉冲宽度tLIS10nsLRCLK到BCLK上升沿的建立时间tLIH10nsBCLK上升沿到LRCLK的保持时间tSIS10nsSDATA到BCLK上升沿的建立时间tSIH10nsBCLK上升沿到SDATA的保持时间SSM2529数字时序所有时序规格均针对串行输入端口的默认设置(I2S模式).
Rev.
0|Page7of52限值参数TMINTMAX单位描述I2C端口(见图3)fSCL400kHzSCL频率(图3未显示)tSCLH0.
6sSCL高电平tSCLL1.
3sSCL低电平tSCS0.
6s建立时间;与重复起始条件相关tSCH0.
6s保持时间;此周期结束后,产生首次时钟tDS100ns数据建立时间tSCR300nsSCL上升时间tSCF300nsSCL下降时间tSDR300nsSDA上升时间(图3未显示)tSDF300nsSDA下降时间(图3未显示)tBFT0.
6s总线空闲时间;停止与起始之间的时间图2.
串行输入端口时序图3.
I2C端口时序tSIStSIHtSIStSIHtLIHtBPtBIHBCLKLRCLKSDATALEFT-JUSTIFIEDMODESDATAI2S-JUSTIFIEDMODESDATARIGHT-JUSTIFIEDMODEtBILtLIStSIStSIHtSIStSIHMSBMSBMSBLSBMSB–110749-002tSCHtSCStBFTtSCFtDStSCLLtSCRtSCLHtSCHSTOPCONDITIONSTARTCONDITIONSDASCL10749-003SSM2529Rev.
0|Page8of52表6.
参数额定值SPKVDD电源电压0.
3V至+5.
5VDVDD电源电压0.
3V至+1.
98V输入电压(信号源)0.
3V至+3.
6V静电放电敏感度4kV存储温度范围65°C至+150°C工作温度范围40°C至+85°C结温范围65°C至+165°C引脚温度(焊接,60秒)300°C表7.
热阻封装类型θJA单位16引脚1.
92mm*1.
94mmWLCSP封装56.
1°C/WSSM2529绝对最大额定值除非另有说明,绝对最大额定值相对于25°C而言.
注意,超出上述绝对最大额定值可能会导致器件永久性损坏.
这只是额定最值,并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下,推断器件能否正常工作.
长期在绝对最大额定值条件下工作会影响器件的可靠性.
热阻θJA针对最差条件;即器件焊接在电路板上以实现表贴封装.
ESD警告ESD(静电放电)敏感器件.
带电器件和电路板可能会在没有察觉的情况下放电.
尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏.
因此,应当采取适当的ESD防范措施,以避免器件性能下降或功能丧失.
Rev.
0|Page9of52引脚配置和功能描述图4.
引脚配置表8.
引脚功能描述引脚编号引脚名称功能描述A1SCL/VOLUMECONTROLA输入I2C模式下为I2C时钟/独立模式下为音量控制器AA2SDA/VOLUMECONTROLB输入/输出I2C模式下为I2C数据/独立模式下为音量控制器BA3SPKVDD电源2.
5V至5.
5V放大器电源A4OUTP输出正输出B1STDBN输入掉电控制,低电平有效B2SA_MODE输入独立模式和硬件选择;1=独立模式B3ADDR/PDM输入I2C芯片地址选择/独立模式下为输入接口选择B4OUTN输出负输出C1DVDD电源数字电源C2LDO_OUT电源LDO输出C3GND电源模拟地和数字地C4SPKGND电源放大器地D1MCLK输入串行音频接口主时钟和I2S/TDM/PDM通道选择D2SDATA输入I2S串行数据/PDM数据D3BCLK输入I2S位时钟/PDM时钟D4LRCLK输入I2S左右帧时钟TOPVIEW(BALLSIDEDOWN)NottoScale(SOLDERBALLSONOPPOSITESIDE)1ABCD234BALLA1INDICATOROUTPOUTNSPKGNDLRCLKSDA/VOLUMECONTROLBSA_MODELDO_OUTSDATASCL/VOLUMECONTROLASTDBNDVDDMCLKSPKVDDADDR/PDMGNDBCLK10749-004SSM2529Rev.
0|Page10of52典型工作特性图5.
总谐波失真加噪声与输出功率的关系,驱动8Ω负载,5.
0V增益设置图6.
总谐波失真加噪声与输出功率的关系,驱动4Ω负载,5.
0V增益设置图7.
总谐波失真加噪声与输出功率的关系,驱动8Ω负载,3.
6V增益设置图8.
总谐波失真加噪声与输出功率的关系,驱动4Ω负载,3.
6V增益设置图9.
总谐波失真加噪声与频率的关系,驱动8Ω负载,SPKVDD=5.
0V图10.
总谐波失真加噪声与频率的关系,驱动4Ω负载,SPVKDD=5.
0V1001010.
10.
010.
0010.
00010.
0010.
010.
1110THD+N(%)POUT(W)3.
6V2.
5V5V8Ω+33H10749-0051001010.
10.
010.
0010.
0010.
010.
1110THD+N(%)POUT(W)3.
6V2.
5V5V4Ω+15H10749-0061001010.
10.
010.
0010.
0010.
010.
1110THD+N(%)POUT(W)3.
6V2.
5V5V8Ω+33H10749-0071001010.
10.
010.
0010.
0010.
010.
1110THD+N(%)POUT(W)3.
6V2.
5V5V4Ω+15H10749-00810.
10.
010.
0010.
010.
1110100THD+N(%)FREQUENCY(kHz)1W500mW250mW8Ω+33H10749-0091001010.
10.
010.
0010.
010.
1110100THD+N(%)FREQUENCY(kHz)4Ω+15H2W1W500mW10749-010SSM2529Rev.
0|Page11of52图11.
总谐波失真加噪声与频率的关系,驱动8Ω负载,SPVKDD=3.
6V图12.
总谐波失真加噪声与频率的关系,驱动4Ω负载,SPVKDD=3.
6V图13.
总谐波失真加噪声与频率的关系,驱动8Ω负载,SPKVDD=2.
5V图14.
总谐波失真加噪声与频率的关系,驱动4Ω负载,SPVKDD=2.
5V图15.
静态电流(功率级)与电源电压的关系图16.
静态电流(数字内核)与电源电压的关系10.
10.
010.
0010.
010.
1110100THD+N(%)FREQUENCY(kHz)500mW250mW125mW8Ω+33H10749-0111001010.
10.
010.
0010.
010.
1110100THD+N(%)FREQUENCY(kHz)4Ω+15H500mW1W250mW10749-0121001010.
10.
010.
0010.
010.
1110100THD+N(%)FREQUENCY(kHz)8Ω+33H62.
5mW125mW250mW10749-0131001010.
10.
010.
0010.
010.
1110100THD+N(%)FREQUENCY(kHz)4Ω+15H250mW500mW125mW10749-0143.
43.
23.
02.
82.
62.
42.
53.
03.
54.
04.
55.
0QUIESCENTCURRENT(mA)SPKVDD(V)NOLOAD8Ω4Ω10749-0158007006005004003002001000QUIESCENTCURRENT(A)DVDD(V)1.
081.
181.
281.
381.
481.
581.
681.
781.
881.
988kHz24kHz48kHz10749-017SSM2529Rev.
0|Page12of52图17.
最大输出功率与电源电压的关系,RL为8Ω图18.
最大输出功率与电源电压的关系,RL为4Ω图19.
效率与输出功率的关系,驱动8Ω负载图20.
效率与输出功率的关系,驱动4Ω负载图21.
电源电流与输出功率的关系,RL为8Ω图22.
电源电流与输出功率的关系,RL为4Ω2.
01.
51.
00.
502.
53.
03.
54.
04.
55.
0OUTPUTPOWER(W)SPKVDD(V)fIN=1kHzRL=8Ω+33H10749-018THD+N=10%THD+N=1%3.
02.
52.
01.
51.
00.
502.
53.
03.
54.
04.
55.
0OUTPUTPOWER(W)SPKVDD(V)fIN=1kHzRL=4Ω+15H10749-019THD+N=1%THD+N=10%10080604020001.
51.
20.
90.
60.
3EFFICIENCY(%)POUT(W)8Ω+33H10749-0202.
5V3.
6V5V10080604020002.
81.
21.
62.
02.
40.
80.
4EFFICIENCY(%)POUT(W)4Ω+15H2.
5V3.
6V5V10749-02110749-0220.
350.
300.
250.
200.
150.
100.
05001.
61.
21.
41.
00.
80.
60.
40.
2POWERSUPPLYCURRENT(A)POUT(W)8Ω+33H2.
5V3.
6V5V03.
02.
52.
01.
51.
00.
5POWERSUPPLYCURRENT(A)POUT(W)4Ω+15H00.
10.
20.
30.
40.
50.
60.
72.
5V3.
6V5V10749-023SSM2529Rev.
0|Page13of52图23.
输出频谱与频率的关系(FFT,100mW输出功率驱动8Ω负载)图24.
PSRR与频率的关系0.
011001010.
1OUTPUTSPECTRUM(dBV)FREQUENCY(kHz)8Ω+33H–180–160–140–120–100–80–60–40–2002.
5V3.
6V5V10749-0240–100–90–80–70–60–50–40–30–20–100.
010.
1110100PSRR(dB)FREQUENCY(kHz)SPKVDD=3.
6VSPKVDD=2.
5V10749-025SPKVDD=5VSSM2529Rev.
0|Page14of52fPLL=fIN*(R+(N/M))/X图25.
时钟产生功能框图÷XAPLLCLK_IN*2NCLOCKHIGHERTHAN8MHzANALOGPLLDIGITALPLL*2NN=1TO10CLK_INLRCLK/BCLK44.
4kHz*1024/48kHz*1024*(R+N/M)10749-029SSM2529工作原理概述SSM2529是一款完全集成的单声道数字开关音频放大器.
它接收数字音频输入,并利用内部功率级产生PDM差分开关输出.
该器件内置过温和过流保护功能.
SSM2529还内置软开启和软关闭功能,从而抑制爆音和咔嚓声.
可通过I2C端口对该器件的寄存器控制进行编程.
主时钟在主机模式下,内置PLL可提供主时钟.
在从机模式下,SSM2529通过MCLK或BCLK输入引脚接收外部时钟.
外部时钟必须与串行接口上的输入数字音频完全同步.
SSM2529的内部时钟始终以5.
6448MHz到8.
192MHz的频率工作,具体取决于输入采样速率.
有如下三个方案可以为器件提供主时钟:使用内置PLL产生的时钟使用BCLK引脚使用MCLK引脚MCLK选项可以利用内置PLL或BCLK引脚产生内部时钟,只要提供时钟的速率与MCLK引脚要求的速率相同.
将寄存器0x0E的PLLEN位置1即可使能此选项.
这种情况下,无需向MCLK引脚提供主时钟,从而又可以减少一个来自音频源的引脚连接.
如果使用MCLK引脚,可以将不同倍数的采样频率用于MCLK.
所有可用选项和设置参见表48.
SSM2529进入掉电状态后,可以关闭此时钟以进一步节省系统功耗.
然而,为使音频放大器工作,MCLK必须存在.
输入MCLK速率由寄存器0x00的MCS位设置决定.
更多信息请参见表48.
内部时钟发生器数字内核时钟可以直接从外部时钟获得,也可以由PLL产生.
用于DSP、串行端口和转换器的时钟从内核时钟获得.
内核时钟速率始终是器件所用采样速率的整数倍.
时钟产生模块由数字PLL和模拟PLL构成.
模拟PLL可以接受8MHz至27MHz范围内的输入频率.
为支持较低的频率(8kHz至8MHz),芯片提供了一个数字PLL.
它可以将输入时钟频率提高2N倍,其中N=1至10.
图25给出了时钟产生框图.
对于数字PLL,源时钟由DPLL_REF_SEL位(寄存器0x08)选择,DPLL输入与输出时钟之间的频率关系由DPLL_NDIV位决定.
APLL输入与输出之间的频率关系如下:其中,R、N、M和X由对应的PLL寄存器(寄存器0x09至0x0D)定义.
数字输入串行音频接口SSM2529包括一个标准串行音频接口,它只能用作从机.
该接口支持I2S、左对齐、右对齐、PCM/TDM或PDM输入格式.
数据位数只能在右对齐模式下设置.
Rev.
0|Page15of52on表9.
PDM时序参数参数限值单位描述TMINTMAXtFALL10ns时钟下降时间tRISE10ns时钟上升时间tSETUP10ns数据建立时间tHOLD7ns数据保持时间图26.
PDM输入格式图27.
经过HPFCUT调整的高通滤波器响应表10.
HPF_CTRL寄存器D7D6D5D4D3D2D1D0保留HPFCUTHPFORHPFEN表11.
HPF_CTRL寄存器位功能描述位的名称描述设置HPFCUT[3:0]HPF截止频率选择参见表66HPFORHPF模式选择0:音频模式(截止频率为3.
7Hz)1:应用模式(截止频率可选)HPFENHPF使能0:禁用1:使能图28.
系统框图10749-100BCLKSDATALDATARDATALDATAtHOLDtSETUPRDATA10–60–50–40–30–20–10001002003004005006007008009001000(dBFS)FREQUENCY(kHz)10749-030BIQUAD1BIQUAD2BIQUAD3BIQUAD4BIQUAD5FIRSTORDERIIR1FIRSTORDERIIR1SEVEN-BANDEQUALIZER10749-031SSM2529PDM模式设置和控制在独立模式下,如果ADDR引脚连接到DVDD,或者在I2C模式下,如果PDM_MODE位(寄存器0x01的位7)设为1,则SSM2529以PDM模式工作.
在PDM模式下,SDATA引脚接收1位PDM输入并送至DAC,BCLK引脚提供系统时钟以登记输入数据.
PDM数据输入直接登记在各时钟沿上.
在独立模式或I2C模式下,将BCLK_EDGE位(寄存器0x03的位0)置1,便可将左声道或右声道数据记录在BCLK上升沿或下降沿.
当器件处于独立模式且选择PDM接口时,将MCLK引脚拉至逻辑低电平便可将左声道数据(L数据)记录在BCLK上升沿,将右声道数据(R数据)记录在BCLK下降沿.
当MCLK引脚连接到逻辑高电平时,R数据记录在BCLK上升沿,L数据记录在BCLK下降沿.
当该器件处于I2CPDM模式时,如果BCLK_EDGE=0,则L数据记录在BCLK上升沿,R数据记录在BCLK下降沿.
如果BCLK_EDGE=1,则L数据记录在BCLK下降沿,R数据记录在BCLK上升沿.
高通滤波器音频处理模块包含一个可配置的一阶高通滤波器.
高通滤波器使能时,器件会连续计算直流值并从输入信号中扣除.
将HPFOR(寄存器0x15的位1)置1,可以存储最后计算的直流值.
高通滤波器禁用时,仍会从输入信号中扣除存储的值,直到HPFOR清0.
根据HPF_CTRL寄存器的配置,高通滤波器可以在音频模式或应用模式下工作.
在音频模式下,当采样速率为48kHz时,高通滤波器的3dB截止频率为3.
7Hz.
在应用模式下,3dB截止频率可通过HPFCUT位(寄存器0x15的位[5:2])在50Hz到750Hz范围内选择.
完全可编程的七频段均衡器可编程七频段均衡器由5个双二阶滤波器(频段1至频段5)和2个一阶IIR滤波器(频段6和频段7)组成.
图28显示了系统功能框图.
所有滤波器系数都可以通过相应的寄存器进行编程.
不需要全部5个中频频段时,可以将该滤波器组配置为其它滤波器,如去加重和陷波滤波器等.
要用作七频段均衡器,两个一阶IIR滤波器通常配置为一个低通斜率滤波器和一个高通斜率滤波器,双二阶滤波器则配置为峰值滤波器.
利用系数寄存器,可以对斜率滤波器的截止频率和峰值增益以及峰值滤波器的中心频率和带宽进行编程.
对于200Hz以下的频段,建议使用低通斜率滤波器.
Rev.
0|Page16of52普通双二阶滤波器的传递函数为:21211***+*+=ZD2ZD1ZP2ZP1P0H(z)一阶IIR滤波器的传递函数为:111**+=ZD1ZP1P0H(z)表12.
EQ系数寄存器寄存器地址寄存器名称描述0x16EQ1_COEF0_HI[15:8]EQ频段1,系数0MSB0x17EQ1_COEF0_LO[7:0]EQ频段1,系数0LSB0x18EQ1_COEF1_HI[15:8]EQ频段1,系数1MSB0x19EQ1_COEF1_LO[7:0]EQ频段1,系数1LSB0x1AEQ1_COEF2_HI[15:8]EQ频段1,系数2MSB0x1BEQ1_COEF2_LO[7:0]EQ频段1,系数2LSB0x52EQ7_COEF2_HI[15:8]EQ频段7,系数2MSB0x53EQ7_COEF2_LO[7:0]EQ频段7,系数2LSB表13.
EQ_CTRL1寄存器D7D6D5D4D3D2D1D0EQ_RESERVEDEQ_UPDINGEQ_UPD_CLREQ_FORMATEQ_UPD表14.
EQ_CTRL1寄存器位功能描述位的名称描述设置EQ_RESERVED保留EQ_UPDINGEQ系数更新标志0:EQ系数更新1:无EQ_UPD_CLREQ系数更新清零0:正常工作1:中断系数更新EQ_FORMATEQ系数格式选择0:正常1:大增益EQ_UPDEQ系数寄存器更新标志1:更新0:无表15.
EQ_CTRL2寄存器D7D6D5D4D3D2D1D0EQENEQBP7EQBP6EQBP5EQBP4EQBP3EQBP2EQBP1表16.
EQ_CTRL2寄存器位功能描述位的名称描述设置EQENEQ使能0:EQ禁用1:EQ使能EQBP7EQ使能时EQ频段7旁路0:不旁路1:旁路EQ频段7EQBP6EQ使能时EQ频段6旁路0:不旁路1:旁路EQ频段6EQBP5EQ使能时EQ频段5旁路0:不旁路1:旁路EQ频段5EQBP4EQ使能时EQ频段4旁路0:不旁路1:旁路EQ频段4EQBP3EQ使能时EQ频段3旁路0:不旁路1:旁路EQ频段3EQBP2EQ使能时EQ频段2旁路0:不旁路1:旁路EQ频段2EQBP1EQ使能时EQ频段1旁路0:不旁路1:旁路EQ频段1图29.
不同带宽设置的低通缓和滤波器频率响应15–15–10–50510GAIN(dBFS)1k100M10M1M100k10kFREQUENCY(Hz)10749-101SSM2529正常模式下,支持的系数范围为4至+4左右.
对于均衡器模式,当输入采样速率为48kHz时,该范围意味着截止和中心频率可以在40Hz至12kHz范围内变化,峰值增益可以在18dB至+18dB范围内变化.
寄存器0x54的EQ_FORMAT位定义系数格式.
默认值为0,对应的格式为Q3.
13.
此位设为1时,系数范围更大(8至+8左右),因而增益缩放范围也更大.
该器件支持在线系数更新.
如果滤波器组系数在EQ工作时更新,应在写入系数后将EQ_UPD位设为1.
完成系数更新程序大约需要0.
05ms.
EQ_CTRL1寄存器的只读位EQ_UPDING代表系数更新状态.
如果在此期间移除系统时钟,更新程序将无法完成,必须将EQ_UPD_CLR位设为1以取消此次更新.
为了降低功耗,可以禁用滤波器组,所有7个频段都可以单独旁路.
对应的位是寄存器0x55中的EQEN和EQBP1至EQBP7.
各EQ频段的典型特性如图29至图36所示.
Rev.
0|Page17of52图30.
不同增益设置的低通缓和滤波器频率响应图31.
不同中心频率的峰值滤波器频率响应图32.
不同带宽设置的峰值滤波器频率响应图33.
不同增益设置的峰值滤波器频率响应图34.
陷波滤波器响应(A0=+1982至+2048,A1=2041至+2048,带宽=251Hz,中心频率=631Hz)图35.
不同带宽设置的高音频段滤波器频率响应1k100M10M1M100k10kFREQUENCY(Hz)15–15–10–50510GAIN(dBFS)10749-03215–15–10–50510GAIN(dBFS)1k100M10M1M100k10kFREQUENCY(Hz)10749-10215–15–10–50510GAIN(dBFS)1k100M10M1M100k10kFREQUENCY(Hz)10749-10315–15–10–50510GAIN(dBFS)1k100M10M1M100k10kFREQUENCY(Hz)10749-03320–60–50–40–30–20–10010GAIN(dBFS)1k100M10M1M100k10kFREQUENCY(Hz)10749-03415–15–10–50510GAIN(dBFS)1k100M10M1M100k10kFREQUENCY(Hz)10749-104SSM2529Rev.
0|Page18of52图36.
不同增益设置的高音频段滤波器频率响应图37.
DRC输入/输出关系表17.
DRC模式控制寄存器D7D6D5D4D3D2D1D0VBAT_ENLIM_SRCLIM_ENCOMP_ENEXP_ENNG_ENDRC_EN表18.
DRC模式控制寄存器的位功能描述位的名称描述设置VBAT_ENVBAT跟踪使能0:禁用1:使能LIM_SRC限幅器来源选择0:峰值1:RMSLIM_EN限幅器使能0:禁用1:使能COMP_EN压缩器禁用0:禁用1:使能EXP_EN扩展器使能0:禁用1:使能NG_EN噪声门使能0:禁用1:使能DRC_ENDRC使能0:禁用1:使能15–15–10–50510GAIN(dBFS)1k100M10M1M100k10kFREQUENCY(Hz)10749-035OUTPUTINPUTNTETCTLTSMAXPOINT1(LT,SMAX)POINT2(CT,CT)POINT3(ET,ET)POINT4(NT,SMIN)SMINLIMITERCOMPRESSORLINEAREXPANDERNOISEGATEWITHOUTDRCWITHDRC10749-036SSM2529动态范围控制动态范围控制功能用于改变(通常是降低)音频信号的动态范围,以便让人听到高音信号而不觉得刺耳,同时仍能听见弱音信号.
此外,非常强的信号和非常弱的信号通常是用不同的方法进行处理,以便保持出色的整体音质.
DRC功能包括:限幅器压缩器扩展器噪声门当信号电平在中间时,动态范围不改变.
这些功能可以单独使能或禁用.
限幅器如果输入音频样本很大,输出将被箝位在预定电平,从而不至于使扬声器过驱.
如果使能了ADC功率跟踪功能,最大输出电平将自动设定为与扬声器SPKVDD功率对应的电平.
压缩器当输入电平很大且在预定边界以内时,可使用压缩器来降低信号动态范围.
这有助于降低高信号电平时的声音响度.
扩展器当输入信号电平很小且在预定上下边界以内时,可使用扩展器来提高信号动态范围.
这有助于提高弱信号时的声音响度.
噪声门信号电平低于预定阈值电平时,将被当作噪声处理,此时输出为0.
整体DRC特性如图37所示.
使用多个阈值电平(折合到输入端):限幅器阈值(LT)、压缩器阈值(CT)、扩展器阈值(ET)、噪声门阈值(NT)、最大输出信号幅度(SMAX)和最小输出信号幅度(SMIN).
对应的位分别是寄存器0x59至0x5D中的DRC_LT、DRC_CT、DRC_ET、DRC_NT、DRC_SMAX和DRC_SMIN.
DRC模式控制寄存器0x60的DRC_EN位控制DRC.
将寄存器0x60的NG_EN位设为1,可以禁用噪声门功能.

Rev.
0|Page19of52图38是DRC功能的高级系统框图.
图38.
DRC功能框图表19.
DRC_CTRL1寄存器D7D6D5D4D3D2D1D0保留DRCLELTAV[3:0]表20.
DRC_CTRL1寄存器位功能描述位的名称描述设置DRCLELTAV[3:0]DRCrms检波器均值时间0000:0ms0001:0.
075ms0011:0.
30ms(默认值)1111:24.
576sec表21.
DRC_CTRL2寄存器D7D6D5D4D3D2D1D0PEAK_ATT[3:0]PEAK_REL[3:0]表22.
DRC_CTRL2寄存器位功能描述位的名称描述设置PEAK_ATT[3:0]DRC峰值检波器启动时间0000:0ms0001:0.
09ms0010:0.
19ms0011:0.
37ms0100:0.
75ms0101:1.
5ms0110:3.
0ms0111:6.
0ms…1111:1.
536secPEAK_REL[3:0]DRC峰值检波器衰减时间0000:0ms0001:1.
5ms0010:3ms0011:6ms0100:12ms…1111:24.
576sec图39.
DRC输出与输入的关系图40显示不同输入信号电平时的增益值.
图40.
DRC增益与输入的关系LEVELMEASUREMENTSTATICCURVEGAINSMOOTHDELAYyR(n)DELAYyL(n)xR(n)xL(n)10749-0370–100–90–80–70–60–50–40–30–20–10–100–90–80–70–60–50–40–30–20–100DRCOUTPUT(dBFS)INPUT(dBFS)NTETCTLT10749-038RELATIONSHIPBETWEENINPUTANDOUTPUTWITHOUTDRCRELATIONSHIPBETWEENINPUTANDOUTPUTWITHDRCETCTSMAXSMIN0–100–90–80–70–60–50–40–30–20–10–100–90–80–70–60–50–40–30–20–100DRCGAIN(dBFS)INPUT(dBFS)NTETCTLT10749-039DRCGAINSSM2529电平测量DRC电平测量包括峰值和rms值测量.
影响峰值测量的参数是启动时间和释放时间(AT和RT).
影响rms测量的参数是均值时间(TAV).
启动时间的变化范围是0ms到1.
536s;释放时间和均值时间的变化范围是0ms到24.
576s.
对应的位分别是寄存器0x56和0x57中的PEAK_ATT、PEAK_REL和DRCLELTAV.
静态曲线静态曲线是DRC内核功能,用于定义目标输入和输出关系.
DRC模块的作用是找到不同信号电平对应的适当增益值.
为了改变原始音频信号的动态范围,增益值随着输入信号电平而变化.
图39给出了这种静态曲线的一个例子,它显示了输入和输出信号电平.
蓝线显示一种线性关系,输出动态范围与输入动态范围相同.
红线显示输出动态范围与输入动态范围不同.
此外,该曲线表明:当输入信号较低时,信号动态范围较大.
DRC静态曲线功能图39和图40使用了多个阈值电平(折合到输入端):限幅器阈值(LT)、压缩器阈值(CT)、扩展器阈值(ET)、噪声门阈值(NT)、最大输出信号幅度(SMAX)和最小输出信号幅度(SMIN).
对应的位分别是寄存器0x59至0x5D中的DRC_LT、DRC_CT、DRC_ET、DRC_NT、DRC_SMAX和DRC_SMIN.

Rev.
0|Page20of52表23.
DRC_CURVE1寄存器D7D6D5D4D3D2D1D0保留DRC_LT[6:0]表24.
DRC_CURVE1寄存器位功能描述位的名称描述设置DRC_LT[6:0]DRC限幅器阈值0000000:+6dB0000001:+5.
5dB0.
5dB步进至1010000:35dB表25.
DRC_CURVE2寄存器D7D6D5D4D3D2D1D0保留DRC_CT[6:0]表26.
DRC_CURVE2寄存器位功能描述位的名称描述设置DRC_CT[6:0]DRC压缩器阈值0000000:+6dB0000001:+5.
5dB0.
5dB步进至1010000:35dB表27.
DRC_CURVE3寄存器D7D6D5D4D3D2D1D0保留DRC_SMAX[6:0]表28.
DRC_CURVE3寄存器位功能描述位的名称描述设置DRC_SMAX[6:0]DRC最大输出信号幅度0000000:+6dB0000001:+5.
5dB0.
5dB步进至1010000:35dB表29.
DRC_CURVE4寄存器D7D6D5D4D3D2D1D0DRC_NT[3:0]DRC_ET[3:0]表30.
DRC_CURVE4寄存器位功能描述位的名称描述设置DRC_NT[3:0]DRC噪声门阈值0000:51dB0001:54dB3dB步进至1111:96dBDRC_ET[3:0]DRC扩展器阈值0000:36dB0001:39dB3dB步进至1111:81dB表31.
DRC_CURVE5寄存器D7D6D5D4D3D2D1D0保留DRC_SMIN[3:0]表32.
DRC_CURVE5寄存器位功能描述位的名称描述设置DRC_SMIN[3:0]DRC最小输出信号电平0000:51dB0001:54dB3dB步进至1111:96dB表33.
DRC_CTRL3寄存器D7D6D5D4D3D2D1D0DRC_ATT[3:0]DRC_DEC[3:0]表34.
DRC_CTRL3寄存器位功能描述位的名称描述设置DRC_ATT[3:0]DRC启动时间0000:0ms0001:0.
1ms0010:0.
19ms0011:0.
37ms0100:0.
75ms0101:1.
5ms0110:3ms0111:6ms…1111:1.
536secDRC_DEC[3:0]DRC衰减时间0000:0ms0001:1.
5ms0010:3ms0011:6ms0100:12ms…1111:24.
576secSSM2529DRC增益平滑静态曲线功能计算的增益乘以输入信号之前,应使其平滑以确保它不会快速改变,否则可能会引起噪声.
增益平滑受启动和衰减时间参数影响.
启动时间的变化范围是0ms到1.
536s;衰减时间的变化范围是0ms到24.
576s.
对应的位分别是寄存器0x58中的DRC_ATT和DRC_DEC.
Rev.
0|Page21of52表35.
DRC_HOLD_TIME寄存器D7D6D5D4D3D2D1D0DRCHTNG[3:0]DRCHTNOR[3:0]表36.
DRC_HOLD_TIME寄存器位功能描述位的名称位的名称设置DRCHTNG[3:0]用于噪声门的DRC保持时间0000:0ms0001:0.
67msxxxx:时间加倍0111:42.
67ms(默认)1111:43.
7secDRCHTNOR[3:0]用于正常工作的DRC保持时间0000:0ms0001:0.
67ms0010:1.
33ms0011:2.
67ms0100:5.
33ms….
1111:43.
7sec表37.
DRC_RIPPLE_CTRL寄存器D7D6D5D4D3D2D1D0保留DRCRRH[1:0]表38.
DRC_RIPPLE_CTRL寄存器位功能描述位的名称描述设置DRCRRH[1:0]DRC纹波消除阈值00:0dB01:0.
28dB10:0.
47dB11:0.
75dB(默认).
SSM2529DRC保持时间DRC使用两类保持时间.
一类在正常模式下使用,防止计算的增益提高过快;另一类在DRC从扩展器模式变为噪声门模式期间使用,防止DRC过快进入噪声门.
寄存器0x5E的DRCHTNOR和DRCHTNG位设置使用何种类型.
增益纹波消除由于电平测量检测到的峰值/rms值存在一定的摆幅,因此施加于输入信号的增益会有一些纹波,导致对输出信号进行调制.
纹波消除功能可抑制此效应.
纹波阈值由寄存器0x5F的DRCRRH位定义.
扬声器保护该IC包含一个扬声器温度预测模块,用于保护扬声器.
当工作功率高于额定功率时,音圈会过热,这可能导致扬声器受损.
扬声器的热时间常数一般较长,音圈约为1秒,内核约为60秒.
它可以处理瞬时功率尖峰,防止过热,但不能处理持续高功率.
当扬声器的温度超过用户设定的温度阈值时,该IC的扬声器保护功能可以降低音量,同时保持扬声器的最大功率不变.
温度预测方法基于扬声器的通用热模型.
在该热模型中,R1、R2、C1和C2是温度系数,从扬声器特性测量获得,并通过I2C控制寄存器0x84至0x8B(SP_CF1_H、SP_CF1_L、SP_CF2_H、SP_CF2_L、SP_CF3_H、SP_CF3_L、SP_CF4_H和SP_CF4_L)设置.
所需的其它关键参数包括:环境温度、扬声器的直流电阻和音圈材料的温度系数.
这些参数由寄存器0x81至0x83(TEMP_AMBIENT、SPKR_DCR和SPKR_TC)设置.
将扬声器保护使能位(寄存器0x80的SP_EN)置1以运行热模型之后,扬声器音圈温度状态和磁铁温度状态便可通过I2C读取SPKR_TEMP寄存器(寄存器0x8C)和SPKR_TEMP_MAG寄存器(寄存器0x8D)获得.
用户利用MAX_SPKR_TEMP寄存器(寄存器0x8E)设置音圈温度阈值(增益降低发生前的扬声器音圈最高温度).
如果超过此阈值,输出音量将根据SP_AR位(扬声器保护增益降低启动速率,寄存器0x8F的位[7:4])和SP_RR位(扬声器保护增益降低释放速率,寄存器0x8F的位[3:0])设置的速度降低.
电源SSM2529有两个内部电源必须提供:SPKVDD和DVDD.
SPKVDD电源为MOSFET的全桥功率级及其相关的驱动、控制、保护电路供电.
SPKVDD工作电压为2.
5V至5.
5V,必须存在才能获得音频输出.
降低SPKVDD电源可降低输出功率和功耗,但不影响音频性能.
DVDD为数字逻辑和模拟元件供电.
DVDD工作电压为1.
08V至1.
98V,必须存在才能写入I2C或获得音频输出.
降低该电源电压可降低功耗,但也会导致音频性能降低.
功耗控制SSM2529提供多种可编程掉电模式,这些模式通过第一个I2C寄存器(寄存器0x00,上电/复位控制)进行设置.
默认情况下,IC设置为软件掉电,这是I2C可编程的主机掉电模式.
在软件掉电模式=下,仅I2C功能有效.
SSM2529还具有智能掉电特性,当使能时,它会监控输入数字音频.
如果连续1024个音频样本为0,则无论采样速率为何值,它都会将IC置于智能掉电状态.
这种状态下,除I2S和I2C端口外的所有电路都被置于低功耗状态.
接收到一个非零输入时,SSM2529退出此状态,恢复正常工作.
Rev.
0|Page22of52表39.
独立模式引脚配置常规工作引脚SA_MODE=1SCL音量控制ASDA音量控制BSTDBN0:关断/静音1:正常工作ADDR1:PDM0:I2S/TDMBCLK0:PLL提供16BCLK周期1:PLL提供32BCLK周期时钟:片外提供32BCLK周期MCLK0:I2S(ADDR=0)或PDM左声道(ADDR=1)1:TDM(ADDR=0)或PDM右声道(ADDR=1)I表40.
I2C地址字节格式Bit0Bit1Bit2Bit3Bit4Bit5Bit6Bit70110100R/WSSM2529上电复位/电压监控器SSM2529内置上电复位和电压监控电路.
在初始上电期间,此电路为所有电路提供内部复位信号.
它还监控IC的电源,使输出静音,并在电压降至最低工作电压以下时发出复位信号.
这是为了确保器件不因低压工作而受损,而且几乎在任何断电情况下都不会出现爆音.
独立模式SA_MODE引脚被拉高时,SSM2529可以独立工作,不受任何I2C控制.
这种模式下,自动采样速率检测和智能掉电一直使能.
音量控制A和音量控制B可以通过SCL和SDA引脚控制.
在独立模式下,DRC功能禁用.
EQ和HPF也禁用.
ADDR=1时,输入接口为PDM.
其它情况下,可以通过MCLK选择I2S和TDM串行接口格式.
独立模式下的工作时钟由内部PLL产生.
I2C端口SSM2529支持2线串行(I2C兼容)微处理器总线驱动多个外设.
两个引脚——串行数据(SDA)和串行时钟(SCL)——承载SSM2529与系统I2C主控制器之间的信息.
SSM2529始终是总线上的从机,意味着它不能启动数据传输.
每个从机都通过一个唯一的地址识别.
表40显示了地址字节的格式.
地址存在于I2C写操作的前7位.
此字节的LSB设置读或写操作.
逻辑电平1对应于读操作,逻辑电平0对应于写操作.
完整字节地址如图41所示,子地址会在字边界处自动递增,可以用于将大量数据写入相邻的存储器位置.
这种递增在单字写入后自动发生,除非遇到停止条件.
数据传输总是由停止条件终止.
SDA和SCL的各自线路上必须连接一个2.
2kΩ上拉电阻.
这些信号线上的电压不得高于3.
6V.
寻址开始时,I2C总线上的各器件均处于空闲状态,并监控SDA和SCL线有无起始条件和适当的地址.
I2C主机通过建立起始条件而启动数据传输;起始条件要求SDA发生高低转换,同时SCL保持高电平.
这表示随后将出现地址/数据流.
总线上的所有器件都对起始条件做出响应,并对接下来的8个位(7位地址加R/W位)以MSB优先方式移位.
在第9个时钟脉冲期间,能够识别所发送地址的器件通过将数据线拉低来做出响应.
SSM2529的器件地址为0x34.
第9位称为应答位.
此时,所有其它器件从总线退出,返回空闲状态.
R/W位决定数据的方向.
如果第一个字节的LSB为逻辑0,则意味着主机将信息写入外设,而逻辑1则意味着主机将在写入子地址并重复起始地址之后从外设读取信息.
数据传输将持续到发生停止条件.
停止条件是指在SCL处于高电平时,SDA上发生低电平至高电平跃迁.
图3给出了I2C端口的时序.
数据传输过程中的任何阶段都可以检测停止和起始条件.
如果这些条件的置位打破了正常的读写操作顺序,SSM2529将立即跳出到空闲状态.
在SCL高电平期间,只应发送一个起始条件或一个停止条件,或者先发送单一停止条件,再发送单一起始条件.
如果发送的子地址无效,SSM2529不会发送应答,而是直接返回到空闲状态.
在自动递增模式下,如果超过最高子地址,则器件会采取以下其中一种措施.
在读取模式下,SSM2529输出最高子地址寄存器的内容,直到主机发送不应答,表示读取结束.
在SCL的第9个时钟脉冲期间,如果SDA线未被拉低,即构成不应答.
在写入模式下,SSM2529不会将无效字节的数据载入任何子地址寄存器,而是发送不应答,然后返回空闲状态.
Rev.
0|Page23of52表41.
表42至表45中的符号符号含义S起始位P停止位AM主机应答AS从机应答图41.
I2C读/写时序表42.
单字I2C写格式SIC地址(7位)R/W=0AS子地址(8位)AS数据字节1(8位)P表43.
突发模式I2C写格式S芯片地址,R/W=0AS子地址AS数据字1AS数据字2AS…P表44.
单字I2C读格式S芯片地址,R/W=0AS子地址ASS芯片地址,R/W=1AS数据字节1AM数据字节NP表45.
突发模式I2C读格式S芯片地址,R/W=0AS子地址ASS芯片地址,R/W=1AS数据字1AM…PSCKSDASTARTBYMASTERSTOPBYMASTERSCK(CONTINUED)SDA(CONTINUED)FRAME3DATABYTE1FRAME4DATABYTE2FRAME1CHIPADDRESSBYTEFRAME2SUBADDRESSBYTEACKACKACKACKR/W10749-040SSM2529I2C读和写操作表42给出了单字写操作的时序.
在每第9个时钟脉冲,SSM2529都会通过拉低SDA来发送应答.
表43显示了突发模式写序列的时序,该示例的目标寄存器为两字节.
每写完一个字节后,SSM2529知道应递增其子地址寄存器,因为请求的子地址对应于一字节字长的寄存器或存储器区域.
单字读操作的时序如表44所示.
注意第一个R/W位为0,表示写操作.
这是因为仍然需要写入子地址,以便设置内部地址.
在SSM2529确认接收到子地址后,主机必须发送一个重复起始命令,然后再发送R/W位设置为1(表示读操作)的芯片地址字节.
这将导致SSM2529SDA反向,并开始向主机回传数据.
然后,主机在每第9个脉冲做出响应,向SSM2529发送应答脉冲.
表42至表45使用表41所示的缩写.
Rev.
0|Page24of52表46.
十六进制名称位位7位6位5位4位3位2位1位0复位RW00PWR_CTRL[7:0]SYS_RSTAPWDN_ANAAPWDN_ENLP_MODEMCSSPWDN0x23RW01SYS_CTRL[7:0]PDM_MODEPDM_FSPDB_ADCBCLK_RATEBCLK_GENEDGEASR0x20RW02SAI_FMT1[7:0]SDATA_FMTSAISR0x02RW03SAI_FMT2[7:0]LPSTLR_SELLRCLK_MODELRCLK_POLSAI_MSBBCLK_TDMCBCLK_EDGE0x00RW04Channelmappingcontrol[7:0]CH_SEL_RCH_SEL_L0x10RW05VOL_BF_FDSP[7:0]DIG_VOL0x40RW06VOL_AF_FDSP[7:0]PDP_VOL0x40RW07Volumeandmutecontrol[7:0]CLK_LOSS_DETSR_AUTO保留PDP_VOL_FORCEDIG_VOL_FORCEANA_GAIN0x20RW08DPLL_CTRL[7:0]保留DPLL_REF_SELDPLL_NDIV0x00RW09APLL_CTRL1[7:0]M_HI0x00RW0AAPLL_CTRL2[7:0]M_LO0x00RW0BAPLL_CTRL3[7:0]N_HI0x00RW0CAPLL_CTRL4[7:0]N_LO0x00RW0DAPLL_CTRL5[7:0]保留RXType0x00RW0EAPLL_CTRL6[7:0]FSYS_DPLLDPLL_BYPASSAPLL_BYPASSDPLL_LOCKAPLL_LOCKPLLENCOREN0x30RW0FFAULT_CTRL1[7:0]保留PDB_LINEPDB_ZCCLK_LOSSOCOT0x000RW10FAULT_CTRL2[7:0]保留AR_TIMEMRCVMAX_ARARCV0x4CRW14DEEMP_CTRL[7:0]保留DEEMP_FSDEEMP_EN0x00RW15HPF_CTRL[7:0]保留HPFCUTHPFORHPFEN0x00RW16EQ1_COEF0_HI[7:0]EQ1_COEF0_HI0x00RW17EQ1_COEF0_LO[7:0]EQ1_COEF0_LO0x00RW18EQ1_COEF1_HI[7:0]EQ1_COEF1_HI0x00RW19EQ1_COEF1_LO[7:0]EQ1_COEF1_LO0x00RW1AEQ1_COEF2_HI[7:0]EQ1_COEF2_HI0x00RW1BEQ1_COEF2_LO[7:0]EQ1_COEF2_LO0x00RW1CEQ1_COEF3_HI[7:0]EQ1_COEF3_HI0x00RW1DEQ1_COEF3_LO[7:0]EQ1_COEF3_LO0x00RW1EEQ1_COEF4_HI[7:0]EQ1_COEF4_HI0x00RW1FEQ1_COEF4_LO[7:0]EQ1_COEF4_LO0x00RW20EQ2_COEF0_HI[7:0]EQ2_COEF0_HI0x00RW21EQ2_COEF0_LO[7:0]EQ2_COEF0_LO0x00RW22EQ2_COEF1_HI[7:0]EQ2_COEF1_HI0x00RW23EQ2_COEF1_LO[7:0]EQ2_COEF1_LO0x00RW24EQ2_COEF2_HI[7:0]EQ2_COEF2_HI0x00RW25EQ2_COEF2_LO[7:0]EQ2_COEF2_LO0x00RW26EQ2_COEF3_HI[7:0]EQ2_COEF3_HI0x00RW27EQ2_COEF3_LO[7:0]EQ2_COEF3_LO0x00RW28EQ2_COEF4_HI[7:0]EQ2_COEF4_HI0x00RW29EQ2_COEF4_LO[7:0]EQ2_COEF4_LO0x00RW2AEQ3_COEF0_HI[7:0]EQ3_COEF0_HI0x00RW2BEQ3_COEF0_LO[7:0]EQ3_COEF0_LO0x00RW2CEQ3_COEF1_HI[7:0]EQ3_COEF1_HI0x00RW2DEQ3_COEF1_LO[7:0]EQ3_COEF1_LO0x00RW2EEQ3_COEF2_HI[7:0]EQ3_COEF2_HI0x00RW2FEQ3_COEF2_LO[7:0]EQ3_COEF2_LO0x00RW30EQ3_COEF3_HI[7:0]EQ3_COEF3_HI0x00RW31EQ3_COEF3_LO[7:0]EQ3_COEF3_LO0x00RW32EQ3_COEF4_HI[7:0]EQ3_COEF4_HI0x00RW33EQ3_COEF4_LO[7:0]EQ3_COEF4_LO0x00RW34EQ4_COEF0_HI[7:0]EQ4_COEF0_HI0x00RW35EQ4_COEF0_LO[7:0]EQ4_COEF0_LO0x00RW36EQ4_COEF1_HI[7:0]EQ4_COEF1_HI0x00RWSSM2529寄存器汇总SSM2529包含18个8位寄存器,可通过I2C端口对其进行访问.
控制寄存器映射参见表46.
表47至表159详细说明了寄存器设置.

Rev.
0|Page25of52十六进制名称位位7位6位5位4位3位2位1位0复位RW37EQ4_COEF1_LO[7:0]EQ4_COEF1_LO0x00RW38EQ4_COEF2_HI[7:0]EQ4_COEF2_HI0x00RW39EQ4_COEF2_LO[7:0]EQ4_COEF2_LO0x00RW3AEQ4_COEF3_HI[7:0]EQ4_COEF3_HI0x00RW3BEQ4_COEF3_LO[7:0]EQ4_COEF3_LO0x00RW3CEQ4_COEF4_HI[7:0]EQ4_COEF4_HI0x00RW3DEQ4_COEF4_LO[7:0]EQ4_COEF4_LO0x00RW3EEQ5_COEF0_HI[7:0]EQ5_COEF0_HI0x00RW3FEQ5_COEF0_LO[7:0]EQ5_COEF0_LO0x00RW40EQ5_COEF1_HI[7:0]EQ5_COEF1_HI0x00RW41EQ5_COEF1_LO[7:0]EQ5_COEF1_LO0x00RW42EQ5_COEF2_HI[7:0]EQ5_COEF2_HI0x00RW43EQ5_COEF2_LO[7:0]EQ5_COEF2_LO0x00RW44EQ5_COEF3_HI[7:0]EQ5_COEF3_HI0x00RW45EQ5_COEF3_LO[7:0]EQ5_COEF3_LO0x00RW46EQ5_COEF4_HI[7:0]EQ5_COEF4_HI0x00RW47EQ5_COEF4_LO[7:0]EQ5_COEF4_LO0x00RW48EQ6_COEF0_HI[7:0]EQ6_COEF0_HI0x00RW49EQ6_COEF0_LO[7:0]EQ6_COEF0_LO0x00RW4AEQ6_COEF1_HI[7:0]EQ6_COEF1_HI0x00RW4BEQ6_COEF1_LO[7:0]EQ6_COEF1_LO0x00RW4CEQ6_COEF2_HI[7:0]EQ6_COEF2_HI0x00RW4DEQ6_COEF2_LO[7:0]EQ6_COEF2_LO0x00RW4EEQ7_COEF0_HI[7:0]EQ7_COEF0_HI0x00RW4FEQ7_COEF0_LO[7:0]EQ7_COEF0_LO0x00RW50EQ7_COEF1_HI[7:0]EQ7_COEF1_HI0x00RW51EQ7_COEF1_LO[7:0]EQ7_COEF1_LO0x00RW52EQ7_COEF2_HI[7:0]EQ7_COEF2_HI0x00RW53EQ7_COEF2_LO[7:0]EQ7_COEF2_LO0x00RW54EQ_CTRL1[7:0]EQ_RESERVEDEQ_UPDINGEQ_UPD_CLREQ_FORMATEQ_UPD0x00RW55EQ_CTRL2[7:0]EQENEQBP7EQBP6EQBP5EQBP4EQBP3EQBP2EQBP10x00RW56DRC_CTRL1[7:0]保留DRCLELTAV0x00RW57DRC_CTRL2[7:0]PEAK_ATTPEAK_REL0x00RW58DRC_CTRL3[7:0]DRC_ATTDRC_DEC0x00RW59DRC_CURVE1[7:0]保留DRC_LT0x00RW5ADRC_CURVE2[7:0]保留DRC_CT0x00RW5BDRC_CURVE3[7:0]保留DRC_SMAX0x00RW5CDRC_CURVE4[7:0]DRC_NTDRC_ET0x88RW5DDRC_CURVE5[7:0]RESERVEDDRC_SMIN0x00RW5EDRC_HOLD_TIME[7:0]DRCHTNGDRCHTNOR0x00RW5FDRC_RIPPLE_CTRL[7:0]保留DRCRRH0x00RW60DRCmodecontrol[7:0]VBAT_ENLIM_SRCLIM_ENCOMP_ENEXP_ENNG_ENDRC_EN0x3CRW61FDSP_EN[7:0]保留FDSP_EN0x00RW80SPK_PROT_EN[7:0]保留SP_EN0x00RW81TEMP_AMBIENT[7:0]TEMP_AMBIENT0x19RW82SPKR_DCR[7:0]SPKR_DCR0x40RW83SPKR_TC[7:0]SPKR_TC0x08RW84SP_CF1_H[7:0]SP_CF1_H0x3FRW85SP_CF1_L[7:0]SP_CF1_L0x81RW86SP_CF2_H[7:0]SP_CF2_H0x00RW87SP_CF2_L[7:0]SP_CF2_L0x55RW88SP_CF3_H[7:0]SP_CF3_H0x01RW89SP_CF3_L[7:0]SP_CF3_L0x22RW8ASP_CF4_H[7:0]SP_CF4_H0x02RW8BSP_CF4_L[7:0]SP_CF4_L0x09RWSSM2529Rev.
0|Page26of52十六进制名称位位7位6位5位4位3位2位1位0复位RW8CSPKR_TEMP[7:0]SPKR_TEMP0x00R8DSPKR_TEMP_MAG[7:0]SPKR_TEMP_MAG0x00R8EMAX_SPKR_TEMP[7:0]MAX_SPKR_TEMP0x64RW8FSPK_GAIN[7:0]SP_RRSP_AR0x44RWFFSOFT_RST[7:0]SOFT_RST0x00WSSM2529Rev.
0|Page27of52寄存器详解软件复位和主机软件掉电控制(PWR_CTRL)寄存器表47.
地址:0x00;复位:0x23;名称:PWR_CTRL位位的名称设置描述复位访问类型7SYS_RST软件复位0x0RW0正常工作1软件复位6APWDN_ANA自动掉电模式0x0RW0仅数字1模拟和数字5APWDN_EN自动掉电使能0x1RW0自动掉电禁用1自动掉电使能4LP_MODE低功耗模式0x0RW0正常工作1低功耗工作模式,DAC以半速工作[3:1]MCS主时钟速率选择0x1RW000见表48001见表48010见表48011见表48100见表48101见表48110不适用111不适用0SPWDN主机软件掉电0x1RW0正常工作1主机软件掉电表48.
MCS位域设置—MCLK比率和频率(N/A表示不适用)输入采样频率fS(kHz)设置0b000设置1b001设置2b010设置3b011设置4b100设置5b101设置6b110至b1118比率768fS1024fS1536fS2048fS3072fS4096fS保留MCLK6.
144MHz8.
192MHz12.
288MHz16.
384MHz24.
576MHz32.
768MHz11.
025比率N/A512fS1024fS1536fS2048fS3072fS保留MCLK5.
6448MHz11.
2896MHz16.
9344MHz22.
5792MHz33.
8688MHz12比率N/A512fS1024fS1536fS2048fS3072fS保留MCLK6.
144MHz12.
288MHz18.
432MHz24.
576MHz38.
864MHz16比率384fS512fS768fS1024fS1536fS2048fS保留MCLK6.
144MHz8.
192MHz12.
288MHz16.
384MHz24.
576MHz32.
768MHz22.
05比率N/A256fS512fS768fS1024fS1536fS保留MCLK5.
6448MHz11.
2896MHz16.
9344MHz22.
5792MHz33.
8688MHz24比率N/A256fS512fS768fS1024fS1536fS保留MCLK6.
144MHz12.
288MHz18.
432MHz24.
576MHz38.
864MHz32比率192fS256fS384fS512fS768fS1024fS保留MCLK6.
144MHz8.
192MHz12.
288MHz16.
384MHz24.
576MHz32.
768MHz44.
1比率N/A128fS256fS384fS512fS768fS保留MCLK5.
6448MHz11.
2896MHz16.
9344MHz22.
5792MHz33.
8688MHzSSM2529表48显示了可用的MCS位设置以及可能的输入采样速率与所需主时钟频率的关系,此外还显示了主时钟与位时钟之比.