指令64位和32位的区别

第1章计算机系统知识大纲要求:数值及其转换,包括二进制、十进制和十六进制等常用数制及其相互转换.
数据的表示,包括数的表示(原码、反码、补码、移码表示,整数和实数的机内表示,精度和溢出)、非数值表示(字符和汉字的表示、声音的表示、图像的表示)、校验方法和校验码.
算术运算和逻辑运算,包括计算机中的二进制数运算方法、逻辑代数的基本运算和逻辑表达式的化简.
计算机系统的组成、体系结构的分类及特性,包括CPU和存储器的组成、性能和基本工作原理,常用I/O设备、通信设备的性能,以及基本工作原理,I/O接口的功能、类型和特性,I/O控制方式(中断系统、DMA、I/O处理机方式),CISC/RISC,流水线操作,多处理机,并行处理.

存储系统,包括虚拟存储器的基本工作原理、多级存储体系的性能价格、RAID的类型和特性.
加密与解密机制.
安全性、可靠性与系统性能评测的基础知识,包括系统可靠性分析评价和计算机系统性能评测方式.
系统性能知识,包括性能指标(响应时间、吞吐量、周转时间)和性能设计、性能测试和性能评估.
1.
1计算机系统基础知识1.
1.
1考点辅导1.
1.
1.
1计算机系统硬件的基本组成计算机的基本硬件系统由运算器、控制器、存储器、输入设备和输出设备五大部件组成.
运算器、控制器等部件被集成在一起统称为中央处理单元(CentralProcessingUnit,CPU).
CPU是硬件系统的核心,用于数据的加工处理,能完成各种算术、逻辑运算及控制功能.
存储器是计算机系统中的记忆设备,分为内部存储器和外部存储器.
前者速度高、容量小,一般用于临时存放程序、数据及中间结果.
后者容量大、速度慢,可以长期保存程序和数据.
输入设备和输出设备合称为外部设备(简称外设),输入设备用于输入原始数据及各种命令,输出设备则用于输出计算机运行的结果.

1.
1.
1.
2中央处理单元1.
CPU的功能CPU具有如下功能.
(1)程序控制.
CPU通过执行指令来控制程序的执行顺序,这是CPU的重要职能.
(2)操作控制.
一条指令功能的实现需要若干操作信号来完成,CPU产生每条指令的操作信号并将操作信号送往不同的部件,控制相应的部件按指令的功能要求进行操作.
(3)时间控制.
CPU对各种操作进行时间上的控制,这就是时间控制.
CPU对每条指令的整个执行时间要进行严格控制.
同时,指令执行过程中操作信号的出现时间、持续时间及出现的时间顺序都需要进行严格控制.

(4)数据处理.
CPU通过对数据进行算术运算及逻辑运算等方式进行加工处理,数据加工处理的结果被人们所利用.
所以,对数据的加工处理是CPU最根本的任务.
2.
CPU的组成CPU主要由运算器、控制器、寄存器组和内部总线等部件组成.
1)运算器运算器由算术逻辑单元(ArithmeticandLogicUnit,ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成,它是数据加工处理部件,完成计算机的各种算术和逻辑运算.
相对控制器而言,运算器接受控制器的命令而进行动作,即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的,所以它是执行部件.
运算器有如下两个主要功能.

(1)执行所有的算术运算,如加、减、乘、除等基本运算及附加运算.
(2)执行所有的逻辑运算并进行逻辑测试,如与、或、非、零值测试或两个值的比较等.
下面简要介绍运算器的各组成部件的组成和功能.
(1)算术逻辑单元.
ALU是运算器的重要组成部件,负责处理数据,实现对数据的算术运算和逻辑运算.
(2)累加寄存器(AC).
AC通常简称为累加器,它是一个通用寄存器.
其功能是当运算器的算术逻辑单元执行算术或逻辑运算时,为ALU提供一个工作区.
(3)数据缓冲寄存器(DR).
在对内存储器进行读写操作时,用DR暂时存放由内存储器读写的一条指令或一个数据字,并将不同时间段内读写的数据隔离开来.
(4)程序状态字寄存器(PSW).
PSW保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码和内容,主要分为状态标志和控制标志,如运算结果进位标志(C)、运算结果溢出标志(V)、运算结果为0标志(Z)、运算结果为负标志(N)、中断标志(I)、方向标志(D)和单步标志等.
这些标志通常分别由一位触发器保存,保存了当前指令执行完成之后的状态.
通常,一个算术操作产生一个运算结果,而一个逻辑操作则产生一个判决.

2)控制器运算器只能完成运算,而控制器用于控制整个CPU的工作,它决定了计算机运行过程的自动化.
它不仅要保证程序的正确执行,而且要能够处理异常事件.
控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分.

(1)指令寄存器(IR).
当CPU执行一条指令时,先把它从内存储器取到缓冲寄存器中,再送入IR暂存,指令译码器根据IR的内容产生各种微操作指令,控制其他的组成部件工作,从而完成所需的功能.

(2)程序计数器(PC).
PC具有寄存信息和计数两种功能,又称为指令计数器.
程序的执行分两种情况,一种是顺序执行,另一种是转移执行.
在程序开始执行前,将程序的起始地址送入PC,该地址在程序加载到内存时确定,因此PC的内容即是程序第一条指令的地址.
执行指令时,CPU将自动修改PC的内容,以便使其保持的总是将要执行的下一条指令的地址.
由于大多数指令都是按顺序来执行的,所以修改的过程通常只是简单地对PC加1.
当遇到转移指令时,后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到,或者根据转移指令给出的直接转移的地址得到.

(3)地址寄存器(AR).
AR保存当前CPU所访问的内存单元的地址.
由于内存和CPU存在操作速度上的差异,所以需要使用AR保持地址信息,直到内存的读/写操作完成为止.
(4)指令译码器(ID).
指令分为操作码和地址码两部分,为了能执行任何给定的指令,必须对操作码进行分析,以便识别所完成的操作.
指令译码器就是对指令中的操作码字段进行分析和解释,识别该指令规定的操作,向操作控制器发出具体的控制信号,控制各部件工作,从而完成所需的功能.

3)寄存器组寄存器组可分为专用寄存器和通用寄存器.
运算器和控制器中的寄存器是专用寄存器,其作用是固定的.
通用寄存器用途广泛并可由程序员规定其用途,其数目因处理器不同而有所差异.
4)内部总线内部总线(InternalBus)将处理器的所有结构单元内部相连.
它的宽度可以是8、16、32或64位.
目前比较流行的内部总线技术有以下几种.
(1)I2C总线I2C(Inter-IntegratedCircuit,内部集成电路)总线10多年前由Philips公司推出,是近年来在微电子通信控制领域广泛采用的一种新型总线标准.
它是同步通信的一种特殊形式,具有接口线少、控制方式简化、器件封装形式小、通信速率较高等优点.
在主从通信中,可以有多个I2C总线器件同时接到I2C总线上,通过地址来识别通信对象.

(2)SPI总线串行外围设备接口(SerialPeripheralInterface,SPI)总线技术是Motorola公司推出的一种同步串行接口.
Motorola公司生产的绝大多数MCU(微控制器)都配有SPI硬件接口,如68系列MCU.
SPI总线是一种三线同步总线,因其硬件功能很强,所以,与SPI有关的软件就相当简单,使CPU有更多的时间处理其他事务.

(3)SCI总线串行通信接口(SerialCommunicationInterface,SCI)也是由Motorola公司推出的.
它是一种通用异步通信接口UART,与MCS-51的异步通信功能基本相同.
3.
多核CPU核心(Die)又称为内核,是CPU最重要的组成部分.
多核即在一个单芯片上面集成两个甚至更多个处理器内核,其中每个内核都有自己的逻辑单元、控制单元、中断处理器、运算单元,一级Cache、二级Cache共享或独有,其部件的完整性和单核处理器内核相比完全一致.

1.
1.
1.
3数据表示各种数据在计算机中表示的形式称为机器数,其特点是数的符号用0、1表示.
机器数对应的实际数值称为该数的真值.
机器数又分为无符号数和带符号数两种.
无符号数表示正数,在机器数中没有符号位.
对于带符号数,机器数的最高位是表示正、负的符号位,其余二进制位表示数值.
带符号的机器数可采用原码、反码、补码、移码等编码方法.
机器数的这些编码方法称为码制.

1.
原码、反码、补码和移码1)原码在原码表示中,机器数的最高位是符号位,0代表正号,1代表负号,余下各位是数的绝对值.
零有两个编码,即[+0]原=00000000,[-0]原=10000000.
原码表示方法的优点在于数的真值和它的原码表示之间的对应关系简单,相互转换容易,用原码实现乘除运算的规则简单.
缺点是用原码实现加减运算很不方便.

2)反码在反码表示中,机器数的最高一位是符号位,0代表正号,1代表负号.
当符号位为0时,其余几位即为此数的二进制值;但若符号位为1时,则要把其余几位按位取反,才是它的二进制值.
零有两个编码,即[+0]反=00000000,[-0]反=11111111.

3)补码在补码表示中,机器数的最高一位是符号位,0代表正号,1代表负号.
当符号位为0(即正数)时,其余几位即为此数的二进制值;但若符号位为1(即负数)时,其余几位不是此数的二进制值,需把它们按位取反,且最低位加1,才是它的二进制值.
零有唯一的编码,即[+0]补=[-0]补=00000000.
补码表示的两个数在进行加法运算时,只要结果不超出机器所能表示的数值范围,可以把符号位与数值位同等处理,运算后的结果按2取模后,得到的新结果就是本次加法运算的结果.

4)移码移码表示法是在数X上增加一个偏移量来定义的,常用于表示浮点数中的阶码.
如果机器字长为n,规定偏移量为2n-1,则移码定义为:若X是纯整数,则[X]移=2n-1+X(-2n-1≤X<2n-1);若X是纯小数,则[X]补=1+X(-1≤X<1).

2.
定点数和浮点数1)定点数所谓定点数,就是小数点的位置固定不变的数.
小数点的位置通常有两种约定方式:定点整数(纯整数,小数点在最低有效数值位之后)和定点小数(纯小数,小数点在最高有效数值位之前).
2)浮点数浮点数是小数点位置不固定的数,它能表示更大范围的数.
在浮点表示法中,阶码通常为带符号的纯整数,尾数为带符号的纯小数.
浮点数的表示格式如图1-1所示.
阶符阶码数符尾数图1-1浮点数的表示格式浮点数通常表示成式中的M称为尾数,R称为基数,E称为阶码.
因此,若表示一个浮点数,要给出尾数M,它决定了浮点数的表示精度;同时要给出阶码E,它指出了小数点在数据中的位置,决定了浮点数的表示范围(若表示范围超出了计算机的表达范围时,就称为溢出).

3)工业标准IEEE754IEEE754是由IEEE制定的有关浮点数的工业标准,被广泛采用.
该标准的表示形式如下:式中,为该浮点数的数符,当S为0时表示正数,S为1时表示负数;E为指数(阶码),用移码表示;为尾数,其长度为P位,用原码表示.
1.
1.
1.
4校验码计算机系统运行时,各个部件之间要进行数据交换,有两种方法可以确保数据在传送过程中正确无误,一是提高硬件电路的可靠性,二是提高代码的校验能力,包括查错和纠错.
通常使用校验码的方法来检测传送的数据是否出错.
所谓码距,是指一个编码系统中任意两个合法编码之间至少有多少个二进制位不同.

1.
奇偶校验奇偶校验是一种简单有效的校验方法.
其基本思想是,通过在编码中增加一位校验位来使编码中1的个数为奇数(奇校验)或者为偶数(偶校验),从而使码距变为2.
对于奇校验,它可以检测代码中奇数位出错的编码,但不能发现偶数位出错的情况,即当合法编码中奇数位发生了错误,也就是编码中的1变成0或0变成1,则该编码中1的个数的奇偶性就发生了变化,从而可以发现错误.

常用的奇偶校验码有3种:水平奇偶校验码、垂直奇偶校验码和水平垂直校验码.
2.
海明码海明码的构成方法是:在数据位之间插入k个校验码,通过扩大码距来实现检错和纠错.
设数据位是n位,校验位是k位,则n和k必须满足2k-1≥n+k的关系.
3.
循环冗余校验码循环冗余校验码(CRC)广泛应用于数据通信领域和磁介质存储系统中.
它利用生成多项式为k个数据位产生r个校验位来进行编码,其编码长度为k+r.
CRC的代码格式如图1-2所示.
图1-2CRC的代码格式由此可知,循环冗余校验码是由两部分组成的,左边为信息码(数据),右边为校验码.
若信息码占k位,则校验码就占n-k位.
其中,n为CRC码的字长,所以又称为(n,k)码.
校验码是由信息码产生的,校验码位数越长,该代码的校验能力就越强.
在求CRC编码时,采用的是模2运算.
模2运算加减运算的规则是按位运算,不发生借位和进位.
1.
1.
2典型例题分析例1:常用的虚拟存储器由(1)两级存储器组成.
(2013年上半年试题1)(1)A.
主存—辅存B.
主存—网盘C.
Cache—主存D.
Cache—硬盘解析:虚拟存储器是为了给用户提供更大的随机存取空间而采用的一种存储技术.
它将内存与外存结合使用,好像有一个容量极大的内存储器,工作速度接近于主存,每位成本又与辅存相近,在整机形成多层次存储系统.
所以虚拟存储器有主存和辅存两级存储器组成.

答案:A例2:在CPU中,(1)不仅要保证指令的正确执行,还要能够处理异常事件.
(2012年下半年试题1)(1)A.
运算器B.
控制器C.
寄存器组D.
内部总线解析:控制器负责完成协调和指挥整个计算机系统的操作,是发布命令的决策机构.
运算器是数据加工部件,负责执行算术运算和逻辑运算.
寄存器一般用来保存程序的中间结果,为随后的指令快速提供操作数,从而避免把中间结果存入内存,再读取内存的操作.
内部总线将处理器内部的所有结构单元相连.

答案:B例3:循环冗余校验码(CRC)利用生成多项式进行编码.
设数据位为k位,校验位为r位,则CRC码的格式为(2).
(2012年下半年试题2)(2)A.
k个数据位之后跟r个校验位B.
r个校验位之后跟k个数据位C.
r个校验位随机加入k个数据位中D.
r个校验位等间隔地加入k个数据位中解析:循环冗余校验码利用生成多项式为k个数据位产生r个校验位来进行编码,其编码长度为k+r.
编码的格式为:答案:A例4:以下关于数的定点表示和浮点表示的叙述中,不正确的是(3).
(2012年下半年试题3)(3)A.
定点表示法表示的数(称为定点数)常分为定点整数和定点小数两种B.
定点表示法中,小数点需要占用一个存储位C.
浮点表示法用阶码和尾数来表示数,称为浮点数D.
在总位数相同的情况下,浮点表示法可以表示更大的数解析:定点数是小数点位置固定不变的数.
定点数分定点整数和定点小数,前者约定小数点在最低有效值位之后,后者约定小数点在最高有效值位之前.
可见,在定点表示法中,小数点不需要占用存储位.
答案:B例5:位于CPU与主存之间的高速缓冲存储器(Cache)用于存放部分主存数据的拷贝,主存地址与Cache地址之间的转换工作由(1)完成.
(2012年上半年试题1)(1)A.
硬件B.
软件C.
用户D.
程序员解析:CPU对存储器的访问,通常是一次读写一个字单元.
当CPU访问Cache不命中时,需将存储在主存中的字单元连同其后若干个字一同调入Cache中.
由于CPU首先访问的是Cache,并不是主存.
为此,需要一种机制将CPU的访主存地址转换成访Cache地址.
而主存地址与Cache地址之间的转换是与主存块与Cache块之间的映射关系紧密联系的.
答案:A例6:对于逻辑表达式"xandyornotz",and、or、not分别是逻辑与、或、非运算,优先级从高到低为not、and、or,and、or为左结合,not为右结合,若进行短路计算,则(20).
(2012年上半年试题20)(20)A.
x为真时,整个表达式的值为真,不需要计算y和z的值B.
x为假时,整个表达式的值为假,不需要计算y和z的值C.
x为真时,根据y的值决定是否需要计算z的值D.
x为假时,根据y的值决定是否需要计算z的值解析:"xandyornotz"可以表示为"(xandy)or(notz)".
x为真时,如果y为真,则xandy的结果为真,此时不需要计算z的值,整个表达式的值为真;如果y为假,则xandy的结果为假,此时整个表达式的值由z决定,如果z为真,则notz为假,最终结果为假,反则为真.
x为假时,不需要计算y的值,xandy的结果为假,整个表达式的值由z决定.
答案:C例7:若某条无条件转移汇编指令采用直接寻址,则该指令的功能是将指令中的地址码送入(1).
(2011年下半年试题1)(1)A.
PC(程序计数器)B.
AR(地址寄存器)C.
AC(累加器)D.
ALU(算术逻辑单元)解析:若某条无条件转移汇编指令采用直接寻址,则该指令的功能是将指令中的地址码送入程序计数器.
也可以用排除法,直接寻址:操作数的有效地址直接在指令中给出,所以不需要地址寄存器,B错误,ACC(累加器)是存放运算过程中的中间结果的,C错误,(ALU算术逻辑运算单元)是运算器组成部分,此题目不涉及.

答案:A例8:在CPU的寄存器中,(5)对用户是完全透明的.
(2011年下半年试题5)(5)A.
程序计数器B.
指令寄存器C.
状态寄存器D.
通用寄存器解析:作为高速存储单元,微处理器内部有多种寄存器,用于暂时存放程序执行过程中的代码和指令.
有些寄存器对应用人员来说是不可见的,不能直接控制.
例如,保存指令代码的指令寄存器.
所以它们被称为透明寄存器.
这里的"透明"(Transparency)是计算机学科中常用的一个专业术语,表示实际存在,但在某个角度看好像没有.
答案:B例9:CPU中译码器的主要作用是进行(6).
(2011年下半年试题6)(6)A.
地址译码B.
指令译码C.
数据译码D.
选择多路数据至ALU解析:指令译码器是控制器中的主要部件之一.
计算机能且只能执行"指令".
指令由操作码和操作数组成.
操作码表示要执行的操作性质,即执行什么操作,或做什么;操作数是操作码执行时的操作对象,即对什么数进行操作.
计算机执行一条指定的指令时,必须首先分析这条指令的操作码是什么,以决定操作的性质和方法,然后才能控制计算机其他各部件协同完成指令表达的功能.
这个分析工作由译码器来完成.

答案:B例10:在CPU中用于跟踪指令地址的寄存器是(1).
(2011年上半年试题1)(1)A.
地址寄存器(MAR)B.
数据寄存器(MDR)C.
程序计数器(PC)D.
指令寄存器(IR)解析:程序计数器是用于存放下一条指令所在单元的地址的地方,执行指令时,CPU将自动修改程序计数器的内容,因此,在CPU中用于跟踪指令地址的寄存器就是程序计数器.
地址寄存器保存当前CPU所访问的内存单元的地址;当CPU要执行一条指令时,先把它从内存取到数据缓冲寄存器中,再送入指令寄存器IR暂存,指令译码器根据IR的内容产生各种微操作命令,控制其他的组成部件工作,完成所需的功能.

答案:C例11:原码表示法和补码表示法是计算机中用于表示数据的两种编码方法,在计算机系统中常采用补码来表示和运算数据,原因是采用补码可以(4).
(2011上半年试题4)(4)A.
保证运算过程与手工运算方法保持一致B.
简化计算机运算部件的设计C.
提高数据的运算速度D.
提高数据的运算精度解析:使用补码,可以将符号位和其他位统一处理,同时,减法也可以按照加法来处理.
另外,两个用补码表示的数相加时,如果最高位有进位,则进位会被舍弃.
可见,采用补码可以简化运算及其电路.
答案:B例12:计算机中的浮点数由三部分组成:符号位S,指数部分E(称为阶码)和尾数部分M.
在总长度固定的情况下,增加E的位数、减少M的位数可以(5).
(2011上半年试题5)(5)A.
扩大可表示的数的范围同时降低精度B.
扩大可表示的数的范围同时提高精度C.
减小可表示的数的范围同时降低精度D.
减小可表示的数的范围同时提高精度解析:浮点数能表示的数值范围主要由阶码决定,所表示数值的精度由尾数决定.
可见在总长度固定的情况下,增加阶码的位数、减少尾数的位数可以扩大数值的范围同时降低精度.
答案:A例13:若某计算机采用8位整数补码表示数据,则运算(2)将产生溢出.
(2010年下半年试题2)(2)A.
-127+1B.
-127-1C.
127+1D.
127-1解析:8位整数补码的表示范围为-128~+127.
[-128]补=10000000,[127]补=01111111.
对于选项C,很明显127+1=128超过了8位整数的表示范围.
我们也可以通过计算来证明:01111111+0000000110000000两个正数相加的结果是-128,产生错误的原因就是溢出.
答案:C例14:为实现程序指令的顺序执行,CPU(1)中的值将自动加1.
(2010年上半年试题1)(1)A.
指令寄存器(IR)B.
程序计数器(PC)C.
地址寄存器(AR)D.
指令译码器(ID)解析:为了保证程序指令能够连续地执行下去,CPU必须具有某些手段来确定下一条指令的地址.
而程序计数器正起到这种作用,所以通常又称为指令计数器.
在程序开始执行前,必须将它的起始地址,即程序的一条指令所在的内存单元地址送入PC,因此程序计数器(PC)的内容即是从内存提取的第一条指令的地址.
当执行指令时,CPU将自动修改PC的内容,即每执行一条指令PC增加一个量,这个量等于指令所含的字节数,以便使其保持的总是将要执行的下一条指令的地址.
由于大多数指令都是按顺序来执行的,所以修改的过程通常只是简单地对PC加1.

答案:B例15:与B等价的逻辑表达式是(4).
(表示逻辑异或,+表示逻辑加).
(2010年上半年试题4)(4)A.
A+B.
AC.
ABD.
AB+解析:用真值表验证如下:AB选项A选项B选项C选项DBA+AABAB+0011011010011010101101111011从上表可知,B与A等价.
答案:B例16:关于64位和32位微处理器,不能以2倍关系描述的是(6).
(2010年上半年试题6)(6)A.
通用寄存器的位数B.
数据总线的宽度C.
运算速度D.
能同时进行运算的位数解析:计算机系统的运算速度受多种因素的影响,64位微处理器可同时对64位数据进行运算,但不能说其速度是32位微处理器的2倍.
答案:C例17:若某整数的16位补码为FFFFH(H表示十六进制),则该数的十进制值为(20).
(2010年上半年试题20)(20)A.
0B.
-1C.
216-1D.
-216+1解析:根据补码定义,数值X的补码记作[X]补,如果机器字长为n,则最高位为符号位,0表示正号,1表示负号,正数的补码与其原码和反码相同,负数的补码则等于其反码的末尾加1.
如果已知X的补码为FFFFH,对应的二进制数为1111111111111111,则X的反码为1111111111111110,X的原码为1000000000000001,对应的十进制数为-1.

答案:B例18:以下关于CPU的叙述中,错误的是(1).
(2009年下半年试题1)(1)A.
CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制B.
程序计数器(PC)除了存放指令地址外,也可以临时存储算术/逻辑运算结果C.
CPU中的控制器决定计算机运行过程的自动化D.
指令译码器是CPU控制器中的部件解析:本题主要考查CPU的组成及其部件的功能.
CPU的功能主要包括程序控制、操作控制、时间控制和数据处理.
CPU主要由运算器、控制器、寄存器组和内部总线等部件组成.
CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制,因此说法A正确.

CPU中的控制器用于控制整个CPU的工作,它决定了计算机运行过程中的自动化,因此说法C正确.
程序计数器(PC)具有寄存信息和计数两种功能,又称为指令计数器.
程序的执行分为两种情况,顺序执行和转移执行.
在程序执行前,将程序的起始地址送入PC,该地址在程序加载到内存时确定,执行指令时,CPU将自动修改PC的内容,当指令按照顺序执行时,PC加1.
如果是转移指令,后继指令的地址可根据当前指令的地址加上一个向前或向后转移的位移量得到.
因此PC没有临时存储算术/逻辑运算结果的功能.
因此说法B错误.

CPU中的控制器包括指令寄存器(IR)、程序计数器(PC)、地址寄存器(AR)和指令译码器(ID).
因此说法D正确.
答案:B例19:浮点数的一般表示形式为N=2E*F,其中E为阶码,F为尾数.
以下关于浮点表示的叙述中,错误的是(3).
两个浮点数进行相加运算,应首先(4).
(2009年下半年试题3、4)(3)A.
阶码的长度决定浮点表示的范围,尾数的长度决定浮点表示的精度B.
工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示C.
规格化指的是阶码采用移码,尾数采用补码D.
规格化表示要求将尾数的绝对值限定在区间[0.
5,1)(4)A.
将较大的数进行规格化处理B.
将较小的数进行规格化处理C.
将这两个数的尾数相加D.
统一这两个数的阶码解析:本题主要考查浮点数的表示.
浮点数所能表示的数值范围主要由阶码决定,所能表示的数值精度由尾数决定.
为了充分利用尾数来表示更多的有效数字,通常采用规格化浮点数.
规格化就是将尾数的绝对值限定在区间[0.
5,1).
工业标准IEEE754中阶码用移码来表示,尾数用补码表示.
所以空(3)答案为C.
当两个浮点数进行相加操作时,首先要进行对阶操作,即使两个数的阶码相同,操作就是把阶码小的数的尾数右移,空(4)答案为D.
答案:(3)C(4)D例20:以下关于校验码的叙述中,正确的是(5).
(2009年下半年试题5)(5)A.
海明码利用多组数位的奇偶性来检错和纠错B.
海明码的码距必须大于等于1C.
循环冗余校验码具有很强的检错和纠错能力D.
循环冗余校验码的码距必定为1解析:本题主要考查海明码和循环冗余校验码.
海明码是由贝尔实验室的RichardHamming设计的,它也是利用奇偶性来检错和纠错的校验方法.
其构成方法是:在数据位之间插入k个校验位,通过扩大码距来实现检错和纠错.
循环冗余校验(CyclicRedundancyCheck,CRC)码广泛用在数据通信领域和磁介质存储系统中,它利用生成多项式为k个数据位产生r个校验位来进行编码,其编码长度为k+r.
其由两部分组成,左边为信息码(数据),右边为校验码.
若信息码占k位,则校验码占n-k位.
其中,n为CRC码的字长,所以又称为(n,k)码.
校验码由信息码产生,校验码位数越长,该代码的校验能力就越强.

答案:A例21:海明校验码是在n个数据位之外增设k个校验位,从而形成一个k+n位的新的码字,使新的码字的码距比较均匀地拉大.
n与k的关系是(1).
(2009年上半年试题1)(1)A.
2k-1≥n+kB.
2n-1≤n+kC.
n=kD.
n-1≤k解析:海明码的构成方法是,在数据位之间插入k个校验码,通过扩大码距来实现检错和纠错.
设数据位是n位,校验位是k位,则n和k必须满足2k-1≥n+k的关系.
答案:A例22:计算机中常采用原码、反码、补码和移码表示数据,其中,±0编码相同的是(5).
(2009年上半年试题5)(5)A.
原码和补码B.
反码和补码C.
补码和移码D.
原码和移码解析:原码、反码、补码以及移码是计算机的数据表示形式,需掌握牢固,+0和-0的表示比较特殊,在此做个总结.
原码:[+0]原=00000000[-0]原=10000000反码:[+0]反=00000000[-0]反=11111111补码:[+0]补=[-0]补=00000000移码:[+0]移=[-0]移=10000000答案:C1.
1.
3同步练习1.
计算机在进行浮点数的相加(减)运算之前先进行对阶操作,若x的阶码大于y的阶码,则应将.
A.
x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术左移B.
x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术右移C.
y的阶码扩大至与x的阶码相同,且使y的尾数部分进行算术左移D.
y的阶码扩大至与x的阶码相同,且使y的尾数部分进行算术右移2.
在CPU中,可用于传送和暂存用户数据,为ALU执行算术逻辑运算提供工作区.
A.
程序计数器B.
累加寄存器C.
程序状态寄存器D.
地址寄存器3.
下面关于校验方法的叙述,是正确的.
A.
采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正B.
采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正C.
采用海明校验,校验码的长度和位置可随机设定D.
采用CRC校验,需要将校验码分散开并插入数据的指定位置中4.
在计算机体系结构中,CPU内部包括程序计数器(PC)、存储器数据寄存器(MDR)、指令寄存器(IR)和存储器地址寄存器(MAR)等.
若CPU要执行的指令为MOVR0,#100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是.
A.
100→R0B.
100→MDRC.
PC→MARD.
PC→IR5.
不属于计算机控制器中的部件.
A.
指令寄存器(IR)B.
程序计数器(PC)C.
算术逻辑单元(ALU)D.
程序状态字寄存器(PSW)1.
1.
4同步练习参考答案1.
D2.
B3.
B4.
C5.
D1.
2计算机体系结构1.
2.
1考点辅导1.
2.
1.
1计算机体系结构的发展关于计算机体系结构、计算机组织和计算机实现三者的关系如下.
(1)计算机体系结构(ComputerArchitecture)是指计算机的概念性结构和功能属性.
(2)计算机组织(ComputerOrganization)是指计算机体系结构的逻辑实现,包括机器内的数据流和控制流的组成以及逻辑设计等(常称为计算机组成原理).
(3)计算机实现(ComputerImplementation)是指计算机组织的物理实现.
1.
计算机体系结构的分类1)宏观上的分类(按处理机的数量分类)单处理系统(UniprocessingSystem),是指利用一个处理单元与其他外部设备结合起来,实现存储、计算、通信、输入与输出等功能的系统.
并行处理与多处理系统(ParallelProcessingandMultiprocessingSystem),是指为了充分发挥问题求解过程中处理的并行性,利用两个以上的处理机互连起来,彼此进行通信协调,以便共同求解一个大问题的计算机系统.
分布式处理系统(DistributedProcessingSystem),是指物理上远距离而松耦合的多计算机系统.
其中,物理上的远距离意味着通信时间与处理时间相比已不可忽略,在通信线路上的数据传输速率要比在处理机内部总线上的传输慢得多,这也正是松耦合的含义.

2)微观上的分类(按并行程度分类)(1)Flynn分类法.
1966年,M.
J.
Flynn提出按指令流和数据流的不同组织方式把计算机体系结构分为以下四大类.
单指令流单数据流(SISD).
单指令流多数据流(SIMD).
多指令流单数据流(MISD).
多指令流多数据流(MIMD).
(2)冯译云分类法.
1972年美籍华人科学家冯译云提出按最大并行度来进行分类.
所谓最大并行度是指计算机系统在单位时间内能够处理的最大的二进制位数.
冯译云将计算机系统结构分为以下4种.
字串行位串行(WSBS).
字并行位串行(WPBS).
字串行位并行(WSBP).
字并行位并行(WPBP).
(3)Handler分类法.
1977年,德国的汉德勒(WolfgangHandler)提出一个基于硬件并行程度计算并行度的方法,把计算机的硬件结构分为以下3个层次.
处理机级.
每个处理机中的算术逻辑单元级.
每个算术逻辑单元中的逻辑门电路级.
(4)Kuck分类法.
1978年,美国的库克(DavidJ.
Kuck)提出与Flynn分类法类似的方法,用指令流和执行流及其多重性来描述计算机系统控制结构的特征.
Kuck把系统结构分为以下4类.
单指令流单执行流(SISE).
单指令流多执行流(SIME).
多指令流单执行流(MISE).
多指令流多执行流(MIME).
2.
指令系统指令系统指的是一个CPU所能够处理的全部指令的集合,是一个CPU的根本属性.
一条指令一般包括两个部分:操作码和地址码.
操作码指明操作的类型,地址码主要指明操作数及运算结果存放的地址.

1)寻址方式表示指令中操作数所在的方法称为寻址方式.
常见的寻址方式有如下几种.
立即寻址:操作数作为指令的一部分而直接写在指令中,这种操作数称为立即数.
寄存器寻址:指令所要的操作数已存储在某寄存器中,或把目标操作数存入寄存器.
直接寻址:指令所要的操作数存放在内存中,在指令中直接给出该操作数的有效地址.
寄存器间接寻址:操作数在存储器中,操作数的有效地址用SI、DI、BX和BP四个寄存器之一来指定.
寄存器相对寻址:操作数在存储器中,其有效地址是一个基址寄存器(BX、BP)或变址寄存器(SI、DI)的内容和指令中的8/16位偏移量之和.
基址加变址寻址方式:操作数在存储器中,其有效地址是一个基址寄存器(BX、BP)和一个变址寄存器(SI、DI)的内容之和.
相对基址加变址寻址:操作数在存储器中,其有效地址是一个基址寄存器(BX、BP)的值、一个变址寄存器(SI、DI)的值和指令中的8位/16位偏移量之和.
2)CISC和RISC(1)CISC(ComplexInstructionSetComputer,复杂指令集计算机)的基本思想是:进一步增强原有指令的功能,用更为复杂的新指令取代原先由软件子程序完成的功能,实现软件功能的硬化,导致机器的指令系统越来越庞大而复杂.

CISC的主要弊病如下.
①指令集过分庞杂.
②微程序技术是CISC的重要支柱,每条复杂指令都要通过执行一段解释性微程序才能完成,这就需要多个CPU周期,从而降低了机器的处理速度.
③由于指令系统过分庞大,使高级语言编译程序选择目标指令的范围很大,并使编译程序本身冗长而复杂,从而难以优化编译使之生成真正高效的目标代码.
④CISC强调完善的中断控制,势必导致动作繁多,设计复杂,研制周期长.
⑤CISC给芯片设计带来了很多困难,使芯片种类增多,出错概率增大,成本提高而成品率降低.
(2)RISC(ReducedInstructionSetComputer,精简指令集计算机)的基本思想是:通过减少指令总数和简化指令功能,降低硬件设计的复杂度,使指令能单周期执行,并通过优化编译,提高指令的执行速度,采用硬线控制逻辑,优化编译程序.

RISC的关键技术如下.
①重叠寄存器窗口技术.
在伯克利的RISC项目中,首先采用了重叠寄存器窗口(OverlappingRegisterWindows)技术.
②优化编译技术.
RISC使用了大量的寄存器,如何合理分配寄存器、提高寄存器的使用效率及减少访存次数等,都应通过编译技术的优化来实现.
③超流水及超标量技术.
这是RISC为了进一步提高流水线速度而采用的技术.
④硬布线逻辑与微程序在微程序技术中相结合.
3.
指令的流水处理1)指令控制方式指令控制方式有顺序方式、重叠方式和流水方式三种.
(1)顺序方式.
顺序方式是指各条机器指令之间顺序串行地执行,执行完一条指令后才取下一条指令,而且每条机器指令内部的各个微操作也是顺序串行地执行.
这种方式的优点是控制简单;缺点是速度上不去,机器各部件的利用率低.

(2)重叠方式.
重叠方式是指在解释第x条指令的操作完成之前,就可开始解释第x+i条指令.
通常采用的是一次重叠,即在任何时候,指令分析部件和指令执行部件都只有相邻两条指令在重叠解释.
这种方式的优点是速度有所提高,控制也不太复杂;缺点是会出现冲突、转移和相关等问题,在设计时必须想办法解决.

(3)流水方式.
流水技术是把并行性或并发性嵌入到计算机系统里的一种形式,它把重复的顺序处理过程分解为若干子过程,每个子过程能在专用的独立模块上有效地并发工作,如图1-3所示.
图1-3流水处理的时空图在概念上,"流水"可以看成是"重叠"的延伸.
差别仅在于"一次重叠"只是把一条指令解释分解为两个子过程,而"流水"则是分解为更多的子过程.
2)吞吐率和流水建立时间吞吐率是指单位时间里流水线处理机流出的结果数.
对指令而言,就是单位时间里执行的指令数.
如果流水线的子过程所用时间不一样,则吞吐率p应为最长子过程的倒数,即流水线开始工作,须经过一定时间才能达到最大吞吐率,这就是建立时间.
若m个子过程所用时间一样,均为(t0,则建立时间T0=m(t0.
4.
阵列处理机、并行处理机和多处理机并行性包括同时性和并发性两个侧面.
其中,同时性是指两个或两个以上的事件在同一时刻发生,并发性是指两个或两个以上的事件在同一时间间隔内连续发生.
从计算机信息处理的步骤和阶段的角度看,并行处理可分为如下几类.
存储器操作并行.
处理器操作步骤并行(流水线处理机).
处理器操作并行(阵列处理机).
指令、任务、作业并行(多处理机、分布式处理系统、计算机网络).
1)阵列处理机阵列处理机将重复设置的多个处理单元(PU)按一定方式连成阵列,在单个控制部件(CU)控制下,对分配给自己的数据进行处理,并行地完成一条指令所规定的操作.
这是一种单指令流多数据流计算机,通过资源重复实现并行性.

2)并行处理机SIMD和MIMD是典型的并行计算机,SIMD有共享存储器和分布存储器两种形式.
具有共享存储器的SIMD结构(见图1-4)中,将若干个存储器构成统一的并行处理机存储器,通过互连网络(ICN)为整个并行系统的所有处理单元共享.
其中,PE为处理单元,CU为控制部件,M为共享存储器,ICN为互连网络.

分布存储器的SIMD处理机如图1-5所示,其中PE为处理单元,CU为控制部件,PEM为局部存储器,ICN为互连网络.
含有多个同样结构的处理单元,通过寻径网络ICN以一定方式互相连接.

图1-4具有共享存储器的SIMD结构图1-5具有分布存储器的SIMD结构分布存储器的并行处理机结构中有两类存储器,一类存储器附属于主处理机,主处理机实现整个并行处理机的管理,在其附属的存储器内常驻操作系统;另一类是分布在各个处理单元上的存储器(即PEM),这类存储器用来保存程序和数据.

3)多处理机多处理机系统是由多台处理机组成的系统,每台处理机都有属于自己的控制部件,可以执行独立的程序,共享一个主存储器和所有的外部设备.
它是MIMD计算机.
多处理机之间的互连,要满足高带宽、低成本、连接方式的多样性以及在不规则通信情况下连接的无冲突性.

1.
2.
1.
2存储系统1.
存储器的层次结构计算机的三层存储体系结构如图1-6所示.
三层存储结构是高速缓存(Cache)、主存储器(MainMemory,MM)和辅助存储器(外存储器).
若将CPU内部寄存器也看做存储器的一个层次,那么存储器的层次分为四层.
若有些计算机没有高速缓存,那么存储器的层次分为两层,即只有主存和辅存.

2.
存储器的分类1)按位置分类存储器按位置分类,可分为内存和外存.
内存(主存):用来存储当前运行所需要的程序和数据,速度快,容量小.
外存(辅存):用来存储目前不参与运行的数据,容量大但速度慢.
2)按材料分类存储器按材料分类,可分为磁存储器、半导体存储器和光存储器.
磁存储器:用磁性介质做成的,如磁芯、磁泡、磁盘、磁带等.
半导体存储器:根据所用元件又可分为双极型和MOS型;根据是否需要刷新又可分为静态和动态两类.
光存储器:由光学、电学和机械部件等组成,如光盘存储器.
3)按工作方式分类存储器按工作方式分类,可分为读写存储器和只读存储器.
读写存储器:既能读取数据也能存入数据的存储器.
只读存储器:根据数据写入方式,又可细分为固定只读存储器、可编程只读存储器、可擦除可编程只读存储器、电擦除可编程只读存储器和闪速存储器.
4)按访问方式分类存储器按访问方式分类,可分为按地址访问的存储器和按内容访问的存储器.
5)按寻址方式分类存储器按寻址方式分类,可分为随机存储器、顺序存储器和直接存储器.
随机存储器(RandomAccessMemory,RAM):这种存储器可对任何存储单元存入或读取数据,访问任何一个存储单元所需时间都是相同的.
顺序存储器(SequentiallyAddressedMemory,SAM):访问数据所需时间与数据所在存储位置有关,磁带是典型的顺序存储器.
直接存取存储器(DirectAddressedMemory,DAM):采用介于随机存取和顺序存取之间的一种寻址方式.
磁盘是一种直接存取控制器,它对磁道的寻址是随机的,而在一个磁道内,则是顺序寻址.
3.
相联存储器相联存储器是一种按内容访问的存储器.
其工作原理是把数据或数据的某一部分作为关键字,将该关键字与存储器中的每一单元进行比较,找出存储器中所有与关键字相同的数据字.
高速缓冲存储器(可简称高速缓存或缓存)可用在相联存储器中,在虚拟存储器中用来做段表、页表或块表存储器,还可以用在数据库和知识库中.
4.
高速缓存高速缓存(Cache)是位于CPU和主存之间的高速存储子系统.
采用高速缓存的主要目的是提高存储器的平均访问速度,使存储器的速度与CPU的速度相匹配.
Cache的存在对程序员是透明的.
其地址变换和数据块的替换算法均由硬件实现.
通常Cache被集成到CPU内,以提高访问速度,其主要特点是容量小、速度快、成本高.

1)Cache的组成Cache的组成如图1-7所示.
Cache由两部分组成:控制部分和缓存部分.
缓存部分用来存放主存的部分复制信息.
控制部分的功能是:判断CPU要访问的信息是否在Cache中,若在即为命中,若不在则没有命中.
命中时直接对Cache寻址;未命中时,要按照替换原则,决定主存的一块信息放到Cache的哪一块里面.

2)Cache中的地址映像方法因为处理机访问都是按主存地址访问的,而应从Cache中读写信息,因此这就需要地址映像,即把主存中的地址映射成Cache中的地址.
地址映像的方法有三种:直接映像、全相联映像和组相联映像.

直接映像就是主存的块与Cache中块的对应关系是固定的.
主存中的块只能存放在Cache的相同块号中.
因此,只要主存地址中的主存区号与Cache中的主存区号相同,则表明访问Cache命中.
一旦命中,以主存地址中的区内块号立即可得到要访问的Cache中的块.
这种方式的优点是地址变换很简单,缺点是灵活性差.

全相联映像允许主存的任一块可以调入Cache的任何一块的空间中.
在地址变换时,利用主存地址高位表示的主存块号与Cache中的主存块号进行比较,若相同则为命中.
这种方式的优点是主存的块调入Cache的位置不受限制,十分灵活;其缺点是无法从主存块号中直接获得Cache的块号,变换比较复杂,速度比较慢.

组相联映像是前面两种方式的折中.
具体做法是将Cache中的块再分成组.
组相联映像就是规定组采用直接映像方式而块采用全相联映像方式.
这种方式下,通过直接映像方式来决定组号,在一组内再用全映像方式来决定Cache中的块号.
由主存地址高位决定主存区号,与Cache中区号比较可决定是否命中.
主存后面的地址即为组号,但组块号要根据全相联映像方式,由记录可以决定组内块号.

3)替换算法选择替换算法的目标是使Cache获得最高的命中率.
常用的替换算法有如下几种.
随机替换(RAND)算法:用随机数发生器产生一个要替换的块号,将该块替换出去.
先进先出(FIFO)算法:将最先进入的Cache信息块替换出去.
近期最少使用(LRU)算法:将近期最少使用的Cache中的信息块替换出去.
这种算法较先进先出算法要好些,但此法也不能保证过去不常用的将来也不常用.
优化替换(OPT)算法:先执行一次程序,统计Cache的替换情况.
有了这样的先验信息,在第二次执行该程序时便可以用最有效的方式来替换,达到最优的目的.
4)Cache的性能分析若H为Cache的命中率,tc为Cache的存取时间,tm为主存的访问时间,则Cache的等效访问时间ta为使用Cache比不使用Cache的CPU访问存储器的速度提高的倍数r可以用下式求得:5.
虚拟存储器虚拟存储器是由主存、辅存、存储管理单元及操作系统中存储管理软件组成的存储系统.
程序员使用该存储系统时,可以使用的内存空间可以远远大于主存的物理空间,但实际上并不存在那么大的主存,故称其为虚拟存储器.
虚拟存储器的空间大小取决于计算机的访存能力而不是实际外存的大小,实际存储空间可以小于虚拟地址空间.
从程序员的角度看,外存被看做逻辑存储空间,访问的地址是一个逻辑地址(虚地址),虚拟存储器使存储系统既具有相当于外存的容量又有接近于主存的访问速度.

虚拟存储器的访问也涉及虚地址与实地址的映像、替换算法等,这与Cache中的类似.
前面我们讲的地址映像以块为单位,而在虚拟存储器中,地址映像以页为单位.
设计虚拟存储系统需考虑的指标是主存空间利用率和主存的命中率.
按存储映像算法,可将虚拟存储器的管理方式分为以下三种.

(1)页式虚拟存储器.
以页为信息传送单位的虚拟存储器.
为实现页式管理,须建立实页与虚页间的关系表,称为页表;在页表及变换软件的控制下,可将程序的虚拟地址变换为内存的实地址.
页式管理的优点是:页表硬件少,查表速度快;主存零头少.
页式虚拟存储器的缺点是:分页无逻辑意义,不利于存储保护.

(2)段式虚拟存储器.
以程序的逻辑结构形成的段作为主存分配依据的一种管理方法.
为实现段式管理,须建立段表;在段地址变换机构及软件的控制下,可将程序的虚拟地址变换为主存的实地址.
段式管理的优点是:段的界线分明;支持程序的模块化设计;易于对程序段的编译、修改和保护;便于多道程序的共享.
段式虚拟存储器的主要缺点是:主存利用率不高,查表速度慢.

(3)段页式虚拟存储器:是将段式虚拟存储器和页式虚拟存储器结合的一种管理方式.
在这种虚拟存储器中,程序按逻辑结构分段,每一段再分成若干大小固定的页.
程序的调入调出是按页进行的,而程序又可按段实现保护.
这种管理方式兼有两者的优点,但地址变换速度比较慢.

6.
外存储器外存储器用来存放暂时不用的程序和数据,并且以文件的形式存储.
CPU不能直接访问外存中的程序和数据,将其以文件为单位调入主存后方可访问.
外存由磁表面存储器(如磁盘、磁带)及光盘存储器构成.

1)磁盘存储器(1)磁盘存储器的构成.
磁盘存储器由盘片、驱动器、控制器和接口组成.
盘片用来存储信息;驱动器用于驱动磁头沿盘面径向运动以寻找目标磁道位置,驱动盘片以额定速率稳定旋转,并且控制数据的写入和读出;控制器接收主机发来的命令,将它转换成磁盘驱动器的控制命令,并实现主机和驱动器之间数据格式的转换及数据传送,以控制驱动器的读写操作;接口是主机和磁盘存储器之间的连接逻辑.

(2)磁盘存储器的种类.
根据所用材质的不同,磁盘存储器分为软盘和硬盘.
①软盘.
为了正确存储信息,将盘片划成许多同心圆,称为磁道,从外到里编号,最外一圈为0道,往内道号依次增加.
沿径向的单位距离的磁道数称为道密度,单位为tpi.
将一个磁道沿圆周等分为若干段,每段称为一个扇段或扇区,每个扇区内可存放一个固定长度的数据块.
磁道上单位距离可记录的比特数称为位密度,单位为bpi.
因为每条磁道上的扇区数相同,而每个扇区的大小又一样,所以每个磁道都记录同样多的信息.
又因为里圈磁道的圆周比外圈磁道的圆周小,所以里圈磁道的位密度要比外圈磁道的位密度高.
最内圈的位密度称为最大位密度.

磁盘容量有两种指标:一种是非格式化容量,它是指一个磁盘所能存储的总位数;另一种是格式化容量,它是指各扇区中数据区容量的总和.
计算公式分别如下:非格式化容量=面数*(磁道数/面)*内圆周长*最大位密度格式化容量=面数*(磁道数/面)*(扇区数/道)*(字节数/扇区)②硬盘.
按盘片是否固定、磁头是否移动等指标,硬盘可分为移动磁头固定盘片的磁盘存储器、固定磁头的磁盘存储器、移动磁头可换盘片的磁盘存储器和温彻斯特磁盘存储器(简称温盘).
一个硬盘驱动器内可装多个盘片,组成盘片组,每个盘片都配有一个独立的磁头.
所以记录面上相同序号的磁道构成一个圆柱面,其编号与磁道编号相同.
文件存储在硬盘上时尽可能放在同一圆柱面上,或者放在相邻柱面上,这样可以缩短寻道时间.

2)光盘存储器(1)光盘存储器的类型.
根据性能和用途,可分为只读型光盘、只写一次型光盘和可擦除型光盘.
(2)光盘存储器的组成及特点.
光盘存储器由光学、电学和机械部件等组成.
特点是记录密度高;存储容量大;采用非接触式读写信息;信息可长期保存;采用多通道记录时数据传输率可超过200Mb/s;制造成本低;对机械结构的精度要求不高;存取时间较长.

7.
磁盘阵列技术磁盘阵列是由多台磁盘存储器组成的、快速大容量且高可靠的外存子系统.
现在常见的廉价冗余磁盘阵列(RedundantArrayofInexpensiveDisks,RAID),就是一种由多块廉价磁盘构成的冗余阵列.
虽然RAID包含多块磁盘,但是在操作系统下是作为一个独立的大型存储设备出现的.
RAID技术分为几种不同的等级,分别可以提供不同的速度、安全性和性价比,如表1-1所示.

表1-1廉价冗余磁盘阵列(RAID)RAID等级说明RAID-0RAID-0是一种不具备容错能力的阵列RAID-1RAID-1是采用镜像容错技术改善可靠性的一种磁盘阵列RAID-2RAID-2是采用海明码进行错误检测的一种磁盘阵列RAID-3RAID-3减少了用于检验的磁盘存储器的台数,从而提高了磁盘阵列的有效容量.
一般只有一个检验盘RAID-4RAID-4是一种可独立地对组内各磁盘进行读写的磁盘阵列,该阵列也只用一个检验盘RAID-5RAID-5是对RAID-4的一种改进,它不设置专门的检验盘.
同一台磁盘上既记录数据,也记录检验信息.
这就解决了前面多台磁盘机争用一台检验盘的问题RAID-6RAID-6磁盘阵列采用两级数据冗余和新的数据编码以解决数据恢复问题,在两个磁盘出现故障时仍然能够正常工作.
在进行写操作时,RAID-6分别进行两个独立的校验运算,形成两个独立的冗余数据,并写入两个不同的磁盘1.
2.
1.
3输入输出技术1.
常见的内存与接口的编址方式1)内存与接口地址独立的编址方法内存地址与接口地址完全独立且相互隔离,在使用中内存用于存放程序和数据,而接口就用于寻址外设.
在编程序和读程序时很易使用和辨认.
缺点就是用于接口的指令太少,功能太弱.
2)内存与接口地址统一编址的方法内存地址与接口地址统一在一个公共的地址空间,在这些地址空间里拿一些地址分配给接口使用而剩下的就可以归内存使用.
优点是原则上用于内存的指令全部都可以用于接口;缺点就在于整个地址空间被分成两部分,一部分分配给接口使用,另一部分分配给内存使用,这经常会导致内存地址不连续.
再就是用于内存的指令和用于接口的指令是完全一样的,这在读程序时就要根据参数定义表仔细加以辨认.

2.
CPU与外设之间的数据传送方式CPU与外设之间的数据传送方式有以下几种.
(1)直接程序控制.
这种方式是指在完成数据的输入/输出中,整个数据输出过程是在CPU执行程序的控制下完成的.
这种方式还可以分为以下几种.
①无条件传送方式.
无条件地与CPU交换数据.
②程序查询方式.
先通过CPU查询外设状态,准备好之后再与CPU交换数据.
程序查询方式有两大缺点.
降低了CPU的效率;对外部的突发事件无法作出实时响应.
优点在于这种思想很易理解,同时实现这种方式工作也很容易.

(2)中断控制.
这种方式利用中断机制,当I/O系统外设交换数据时,CPU无须等待,也不必查询I/O状态即可以抽身出来处理其他任务,因此提高了系统效率.
中断处理方法有多中断信号线法、中断软件查询法、菊花链法、总线仲裁法及中断向量表法.
(3)中断优先级控制.
这种方式分两种情况.
当不同优先级的多个中断源同时提出中断请求时,CPU应优先响应优先级最高的中断源.
当CPU正在对某一个中断源服务时,又有比它优先级更高的中断源提出中断请求,CPU应能暂时中断正在执行的中断服务程序而转去对优先级更高的中断源服务,服务结束后再回到原先被中断的优先级较低的中断服务程序继续执行.
这种情况称为中断嵌套,即一个中断服务程序中嵌套着另一个中断服务程序.

(4)直接存取方式.
这种方式是在存储器与I/O设备间直接传送数据,即在内存与I/O设备之间传送一个数据块的过程中,不需要CPU的任何干涉,是一种完全由DMA硬件完成I/O操作的方式.
3.
输入/输出处理机输入/输出处理机(IOP)是一个专用处理机,用于完成主机的输入/输出操作.
IOP根据主机的I/O命令,完成对外设数据的输入/输出.
它的数据传送方法有三种:字节多路方式、选择传送方式和数组多路方式.

1.
2.
1.
4总线结构1.
总线的定义与分类广义地讲,任何连接两个以上电子元器件的导线都可以称为总线.
通常分为以下三类总线.
(1)内部总线.
用于芯片一级的互连,分为芯片内总线和元件级总线.
芯片内总线用于在集成电路芯片内部各部分的连接,元件级总线用于一块电路板内各元器件的连接.
(2)系统总线.
用于插件板一级的互连,用于构成计算机各组成部分(CPU、内存和接口等)的连接.
(3)外部总线.
又称通信总线,用于设备一级的互连,通过该总线和其他设备进行信息与数据的交换.
2.
系统总线系统总线有时也称为内总线,其性能直接影响计算机的性能.
常见的内总线标准有以下三种.
(1)ISA(IndustryStandardArchitecture)总线.
它是工业标准总线,向上兼容更早的PC总线,在PC总线62个插座信号的基础上,再扩充另一个36个信号的插座构成ISA总线.
它主要包括24个地址线、16条数据线等.

(2)EISA(ExtendedIndustryStandardArchitecture)总线.
它是在ISA总线的基础上发展起来的36位总线.
该总线定义32位地址线、32位数据线,以及其他控制信号线、电源线等共196个连接点.
总线传输速率达33Mb/s.
该总线利用总线插座与ISA总线相兼容.

(3)PCI(PeripheralComponentInterconnection,外部设备组件互连)总线.
当前最流行的总线之一,它是由Intel公司推出的一种局部总线.
它定义了32位数据总线,且可扩展为64位.
PCI总线的传输速率至少为133Mb/s,64位PCI总线的传输速率为266Mb/s.
PCI总线的工作与处理器相互独立.
PCI总线上的设备是即插即用的.

3.
外部总线外部总线有时简称为外总线.
外总线的标准有七八十种之多,常见的外总线标准有以下几种.
(1)RS-232C.
一条串行外总线,主要特点是,所需传输线比较少,最少只需3条线即可实现全双工通信.
传输距离远,用电平传送为15m,电流环传送为1km.
有多种可供选择的传输速率,具有较好的抗干扰性.

(2)SCSI(SmallComputerStandardInterface,小型计算机标准接口)总线.
一条并行外总线,广泛用于连接软盘、光盘等.
该接口早期是8位的,后来发展成16位.
传输速率有5Mb/s~16Mb/s.
今天的传输速率已高达320Mb/s.
该总线上最多可接63种外设,传输距离可达20m.

(3)USB(UniversalSerialBus,通用串行总线)总线.
USB是1995年由Microsoft、Compaq、IBM等公司联合制定的一种新的PC串行通信协议.
由4条信号线组成,可以经过集线器进行树状连接,最多可达5层.
该总线上可接127个设备.
最大的优点在于它支持即插即用技术并支持热插拔.

(4)IEEE-1394.
一种串行外总线,由6条信号线组成,可接63个设备,传输速率从400Mb/s、800Mb/s、1600Mb/s直到3.
2Gb/s,最大优点在于支持即插即用并支持热插拔.

1.
2.
2典型例题分析例1:中断向量可提供(2).
(2013年上半年试题2)(2)A.
I/O设备的端口地址B.
所传送数据的起始地址C.
中断服务程序的入口地址D.
主程序的断电地址解析:中断向量是早期的微机系统中由硬件产生的中断源的识别标志,该标志可用来形成相应的中断服务程序的入口地址或存放中断服务的首地址.
计算机发生中断时,可以将这些向量暂时存储在另一个地方,而当执行完别的程序时,可以从暂存的地方将中断向量取出放入原来的位置,从而可以执行原来中断的程序,即中断向量可描述中断服务程序的入口地址.

答案:C例2:为了便于实现多级中断嵌套,使用(3)来保护断电和现场最有效.
(2013年上半年试题3)(3)A.
ROMB.
中断向量表C.
通用寄存器D.
堆栈解析:多重中断时,每次中断出现的断点都必须保存起来.
中断系统对断点的保存都是在中断周期内由中断隐指令实现的,对用户是透明的.
断点可以保存在堆栈中,由于堆栈先进后出的特点,依次将程序的断点压入堆栈中.
出栈时,按相反顺序便可准确返回到程序间断处.

答案:D例3:DMA工作方式下,在(4)之间建立了直接的数据通路.
(2013年上半年试题4)(4)A.
CPU与外设B.
CPU与主存C.
主存与外设D.
外设与外设解析:在DMA模式下,CPU只需向DMA控制器下达指令,让DMA控制器来处理数的传送,数据传送完毕再把信息反馈给CPU,这样就很大程度上减轻了CPU资源占有率.
DMA请求仅仅使CPU暂停一下,不需要对断点和现场的处理,并且是由DMA控制外设与主存之间的数据传送,无需CPU的干预,因此DMA工作方式下,在主存与外设之间建立了直接的数据通路.

答案:C例4:地址编号从80000H~BFFFFH且按字节编址的内存容量为(5)KB,若用16K*4bit的存储器芯片构成该内存,共需(6)片.
(2013年上半年试题5、6)(5)A.
128B.
256C.
512D.
1024(6)A.
8B.
16C.
32D.
64解析:从80000H~BFFFFH有BFFFFH-80000H+1个地址单元,即40000H个地址单元.
若按字节编址,有218个字节,即256KB.
若用16K*4bit的存储芯片,需要(256K*2*4bit)/(16K*4bit)=32片芯片.

答案:(5)B(6)C例5:(4)不属于按寻址方式划分的一类存储器.
(2012年下半年试题4)(4)A.
随机存储器B.
顺序存储器C.
相联存储器D.
直接存储器解析:相联存储器是按内容访问的一种存储器,是按访问方式划分的.
存储器按访问方式分,可分为按地址访问的存储器和按内容访问的存储器.
答案:C例6:在I/O设备与主机间进行数据传输时,CPU只需在开始和结束时作少量处理,而无需干预数据传送过程的是(5)方式.
(2012年下半年试题5)(5)A.
中断B.
程序查询C.
无条件传送D.
直接存储器存取解析:CPU与外设之间交换数据的方式有直接程序控制方法、中断方法、直接存储器存取方法和通道控制方法.
直接程序控制方法分为无条件传送和程序查询方法.
在无条件传送情况下,外设总是准备好的,外设可无条件地随时接收CPU输出的数据,也可无条件地随时向CPU输入数据.
在程序查询方式下,则需要CPU执行程序查询外设的状态,判断外设是否准备好了.

中断方式下,数据传送的基本过程是:当I/O系统与外设交换数据时,CPU无须等待,也不必查询I/O的状态,可以去处理其他任务.
当I/O系统完成了数据传输后则向CPU发送中断信号,然后CPU保存正在执行的现场,转入I/O中断服务程序,完成与I/O系统的数据交换,再返回原程序继续执行.

可见,不论是无条件传送、利用查询方式传送还是利用中断方式传送,都需要由CPU通过执行程序来实现,限制了数据的传输速度.
直接存储器存取(DMA)方式则是通过硬件实现主存与I/O设备间的直接数据传送,在数据传送的过程中不需要CPU的任何干涉,只需要CPU在过程开始时和在过程结束时的处理.
答案:D例7:(6)不属于系统总线.
(2012年下半年试题6)(6)A.
ISAB.
EISAC.
SCSID.
PCI解析:系统总线又称内总线,其速度对系统性能有极大的影响.
常见的系统总线有ISA总线、EISA总线、PCI总线.
SCSI总线是并行外总线,广泛用于连接软硬磁盘、光盘和扫描仪等.
答案:C例8:内存单元按字节编址,地址0000A000H~0000BFFFH共有(2)个存储单元.
(2012年上半年试题2)(2)A.
8192KB.
1024KC.
13KD.
8K解析:存储单元的个数0000BFFFH-0000A000H+1=00001FFFH+1=00002000H=213=8K.
答案:D例9:相联存储器按(3)访问.
(2012年上半年试题3)(3)A.
地址B.
先入后出的方式C.
内容D.
先入先出的方式解析:相联存储器是一种按内容访问的存储器.
其工作原理是把数据或数据的某一部分作为关键字,将该关键字与存储器中的每一个单元进行比较,找出存储器中所有与关键字相同的数据字.
答案:C例10:若CPU要执行的指令为MOVR1,#45(即将数值45传送到寄存器R1中),则该指令中采用的寻址方式为(4).
(2012年上半年试题4)(4)A.
直接寻址和立即寻址B.
寄存器寻址和立即寻址C.
相对寻址和直接寻址D.
寄存器间接寻址和直接寻址解析:操作数作为指令的一部分而直接写在指令中为立即寻址.
本题中数值45直接包含在指令中,为立即寻址.
把目标操作数存入寄存器的为寄存器寻址,本题中,需要将数值45传送到寄存器R1中,为寄存器寻址.

答案:B例11:一条指令的执行过程可以分解为取指、分析和执行三步,在取指时间t取指=3(t、分析时间t分析=2(t、执行时间t执行=4(t的情况下,若按串行方式执行,则10条指令全部执行完需要(5)(t.
若按照流水方式执行,则执行完10条指令需要(6)(t.
(2012年上半年试题5、6)(5)A.
40B.
70C.
90D.
100(6)A.
20B.
30C.
40D.
45解析:执行一条指令的时间为取指时间、分析时间、执行时间之和,为9(t.
按串行方式执行,执行完一条指令之后才能执行下一条指令,因此执行10条指令的时间为9(t*10=90(t.
按流水方式执行的过程如下,由于执行指令的时间最长,执行10条指令的时间为10t执行+t取指+t分析=4(t*10+3(t+2(t=45(t.
答案:(5)C(6)D例12:若某计算机系统的I/O接口与主存采用统一编址,则输入输出操作是通过(2)指令来完成的.
(2011年下半年试题2)(2)A.
控制B.
中断C.
输入输出D.
访存解析:统一编址方式是指I/O端口与主存单元使用同一个地址空间进行统一编址.
在这种方式下,CPU指令系统中无须设置专门的与设备进行数据传输的输入输出指令,I/O端口被当成主存单元同样对待,对主存单元进行访问和操作的指令可以同样用于对I/O端口的访问和操作.

答案:D例13:在程序的执行过程中,Cache与主存的地址映像由(3).
(2011年下半年试题3)(3)A.
专门的硬件自动完成B.
程序员进行调度C.
操作系统进行管理D.
程序员和操作系统共同协调完成解析:主存的容量比Cache大很多,Cache保存的信息只是主存信息的一个子集,且Cache的信息来自主存,它们之间的信息交换是以块为单位进行的.
主存的块按照某种算法复制到Cache中,从而建立了主存地址和Cache地址的对应关系,这就是"地址映射"的含义.
而当CPU访问内存时,用的是访问主存的地址,由该地址变为访问Cache的地址称为"地址变换".
变换过程采用硬件实现,达到快速访问的目的,对软件人员则具有透明性.

答案:A例14:总线复用方式可以(4).
(2011年下半年试题4)(4)A.
提高总线的传输宽度B.
增加总线的功能C.
减少总线中信号线的数量D.
提高CPU的利用率解析:总线复用,指的是数据和地址在同一个总线上传输的方式.
由于CPU的引脚数量有限,使得一些引脚起多个作用.
采用总线复用方式,可以减少总线中信号线的数量.
答案:C例15:指令系统中采用不同寻址方式的目的是(2).
(2011年上半年试题2)(2)A.
提高从内存获取数据的速度B.
提高从外存获取数据的速度C.
降低操作码的译码难度D.
扩大寻址空间并提高编程灵活性解析:在程序运行的过程中,形成指令地址或操作数地址的方式,称为寻址方式.
寻址方式是指令系统设计的重要内容,丰富多样的寻址手段在方便程序编制,提高程序质量,减少访问主存次数以及压缩程序空间等方面起着重要作用.

答案:D例16:在计算机系统中采用总线结构,便于实现系统的积木化构造,同时可以(3).
(2011年上半年试题3)(3)A.
提高数据传输速度B.
提高数据传输量C.
减少信息传输线的数量D.
减少指令系统的复杂性解析:总线是一组连接各个部件的公共通信线,各个部件之间的通信关系变成面向总线的单一关系.
采用总线减少了信息传输线的数量,工艺简单,线路可靠,更大的好处是系统扩充容易,维修简单,便于实现硬件系统的积木化,增加系统的灵活性.

答案:C例17:在输入输出控制方法中,采用(1)可以使得设备与主存间的数据块传送无需CPU干预.
(2010年下半年试题1)(1)A.
程序控制输入输出B.
中断C.
DMAD.
总线控制解析:DMA(DirectMemoryAccess,直接存储器存取)技术通过硬件控制将数据块在内存和输入输出设备间直接传送,不需要CPU的任何干涉,只需CPU在过程开始启动与过程结束时的处理,实际操作由DMA硬件直接执行完成,CPU在传送过程中可做别的事情.

答案:C例18:若内存容量为4GB,字长为32,则(3).
(2010年下半年试题3)(3)A.
地址总线和数据总线的宽度都为32B.
地址总线的宽度为30,数据总线的宽度为32C.
地址总线的宽度为30,数据总线的宽度为8D.
地址总线的宽度为32,数据总线的宽度为8解析:在同一时间处理二进制数的位数叫字长.
32位CPU就是在同一时间内可处理字长为32位的二进制数据.
地址总线的宽度决定了内存容量,如果地址总线宽度为32,则存储容量为232=4GB.

答案:A例19:设用2K*4位的存储器芯片组成16K*8位的存储器(地址单元为0000H~3FFFH,每个芯片的地址空间连续),则地址单元0BIFH所在芯片的最小地址编号为(4).
(2010年下半年试题4)(4)A.
0000HB.
0800HC.
2000HD.
2800H解析:一个2K*4位的存储器芯片的容量为1KB,要组成16K*8位的存储器(容量为16KB),需要16块2K*4位的存储器芯片,地址单元为0000H~03FFH、0400H~07FFH、0800H~0BFFH、0C00H~0FFFH、1000H~13FFH、……地址单元0BIFH所在芯片的最小地址编号为0800H.
答案:B例20:编写汇编语言程序时,下列寄存器中程序员可访问的是(5).
(2010年下半年试题5)(5)A.
程序计数器(PC)B.
指令寄存器(IR)C.
存储器数据寄存器(MDR)D.
存储器地址寄存器(MAR)解析:为了保证程序能够连续地执行下去,CPU必须具有某些手段来确定一条指令的地址.
程序计数器(PC)的作用就是控制下一指令的位置,包括控制跳转.
答案:A例21:以下关于计算机系统中断概念的叙述中,正确的是(3).
(2010年上半年试题3)(3)A.
由I/O设备提出的中断请求和电源掉电都是可屏蔽中断B.
由I/O设备提出的中断请求和电源掉电都是不可屏蔽中断C.
由I/O设备提出的中断请求是可屏蔽中断,电源掉电是不可屏蔽中断D.
由I/O设备提出的中断请求是不可屏蔽中断,电源掉电是可屏蔽中断解析:按照是否可以被屏蔽,可将中断分为两大类:不可屏蔽中断(又叫非屏蔽中断)和可屏蔽中断.
不可屏蔽中断源一旦提出请求,CPU必须无条件响应,而对可屏蔽中断源的请求,CPU可以响应,也可以不响应.
典型的非屏蔽中断源的例子是电源掉电,一旦出现,必须立即无条件地响应,否则进行其他任何工作都是没有意义的.
典型的可屏蔽中断源的例子是打印机中断,CPU对打印机中断请求的响应可以快一些,也可以慢一些,因为让打印机等待是完全可以的.

答案:C例22:计算机指令一般包括操作码和地址码两部分,为分析执行一条指令,其(5).
(2010年上半年试题5)(5)A.
操作码应存入指令寄存器(IR),地址码应存入程序计数器(PC)B.
操作码应存入程序计数器(PC),地址码应存入指令寄存器(IR)C.
操作码和地址码都应存入指令寄存器(IR)D.
操作码和地址码都应存入程序计数器(PC)解析:程序被加载到内存后开始运行,当CPU执行一条指令时,先把它从内存储器取到缓冲寄存器DR中,再送入IR暂存,指令译码器根据IR的内容产生各种微操作指令,控制其他的组成部件工作,完成所需的功能.

答案:C例23:假设某磁盘的每个磁道划分成9个物理块,每块存放1个逻辑记录.
逻辑记录R0,R1,…,R8存放在同一个磁道,记录的安排顺序如下表所示.
物理块123456789逻辑记录R0R1R2R3R4R5R6R7R8如果磁盘的旋转速度为27ms/周,磁头当前处在R0的开始处.
若系统顺序处理这些记录,使用单缓冲区,每个记录处理时间为3ms,则处理这9个记录的最长时间为(27);若对信息存储进行优化分布后,处理9个记录的最少时间为(28).
(2010上半年试题27、28)(27)A.
54msB.
108msC.
222msD.
243ms(28)A.
27msB.
54msC.
108msD.
216ms解析:系统读记录的时间为27/9=3ms.
对第一种情况:系统读出并处理记录R1之后,将转到记录R3的开始处,所以为了读出记录R2,磁盘必须再转一圈,需要27ms(转一圈)的时间.
这样,处理9个记录的总时间应为222ms.
因为处理前8个记录(即R1,R2,…,R8)的总时间再加上读R9时间:8*27ms+6ms=222ms.

对于第二种情况,若对信息进行分步优化的结果如下所示.
物理块123456789逻辑记录R1R6R2R7R3R8R4R9R5从上表可以看出,当读出记录R1并处理结束后,磁头刚好转至R2记录的开始处,立即就可以读出并处理,因此处理9个记录的总时间为9*(3ms(读记录)+3ms(处理记录))=9*6ms=54ms答案:(27)C(28)B例24:以下关于CISC(ComplexInstructionSetComputer,复杂指令集计算机)和RISC(ReducedInstructionSetComputer,精简指令集计算机)的叙述中,错误的是(2).
(2009年下半年试题2)(2)A.
在CISC中,其复杂指令都采用硬布线逻辑来执行B.
采用CISC技术的CPU,其芯片设计复杂度更高C.
在RISC中,更适合采用硬布线逻辑执行指令D.
采用RISC技术,指令系统中的指令种类和寻址方式更少解析:本题考查CISC和RISC的区别.
CISC的基本思想是:进一步增强原有指令的功能,用更为复杂的新指令取代原来由软件子程序完成的功能,导致机器指令系统越来越庞大而复杂.
其弊端主要有:指令集过分繁杂;指令系统过分庞大,难以优化编译使之生成真正高效的目标代码;强调完善的中断控制,设计复杂,研制周期长;芯片种类繁多,出错率大.

RISC的基本思想是:通过减少指令总数和简化指令功能,降低硬件设计的复杂度,使指令能单周期执行,并通过优化编译,提高指令的执行速度,采用硬线控制逻辑,优化编译程序.
答案:A例25:以下关于Cache的叙述中,正确的是(6).
(2009年下半年试题6)(6)A.
在容量确定的情况下,替换算法的时间复杂度是影响Cache命中率的关键因素B.
Cache的设计思想是在合理成本下提高命中率C.
Cache的设计目标是容量尽可能与主存容量相等D.
CPU中的Cache容量应大于CPU之外的Cache容量解析:Cache的性能是计算机系统性能的重要方面.
命中率是Cache的一个重要指标,但不是最主要的指标.
Cache设计的主要目标是在成本允许的情况下达到较高的命中率,使存储系统具有最短的平均访问时间.
Cache的命中率和Cache容量的关系是:Cache容量越大,则命中率越高,随着容量的增加,其失效率接近0%(命中率接近100%).
但是,增加Cache的容量意味着增加Cache的成本和增加Cache的命中时间.

答案:B例26:假设某硬盘由5个盘片构成(共有8个记录面),盘面有效记录区域的外直径为30cm,内直径为10cm,记录位密度为250位/mm,磁道密度为16道/mm,每磁道分16个扇区,每扇区512B,则该硬盘的格式化容量约为(2)MB.
(2009年上半年试题2)(2)A.
B.
C.
D.
解析:磁盘容量有两种指标,一种是非格式化容量,指一个磁盘所能存储的总位数;另一种是格式化容量,指各扇区中数据区容量总和.
计算公式分别为非格式化容量=面数((磁道数/面)(内圆周长(最大位密度格式化容量=面数((磁道数/面)((扇区数/道)((字节数/扇区)本题目求的是格式化容量,套用第二个公式即可.
答案:B例27:(3)是指按内容访问的存储器.
(2009年上半年试题3)(3)A.
虚拟存储器B.
相联存储器C.
高速缓存D.
随机访问存储器解析:存储器按访问方式可分为按地址访问和按内容访问.
相联存储器的工作原理是把数据或者数据的某一部分作为关键字,将该关键字与存储器中的每一个单元进行比较,找出存储器中所有与关键字相同的数据字.
显然,相联存储器是按内容访问的存储器.
其他存储器都是按地址访问的.

答案:B例28:处理机主要由处理器、存储器和总线组成,总线包括(4).
(2009年上半年试题4)(4)A.
数据总线、地址总线、控制总线B.
并行总线、串行总线、逻辑总线C.
单工总线、双工总线、外部总线D.
逻辑总线、物理总线、内部总线解析:总线按功能分类可分为地址总线(AddressBus,AB)、数据总线(DataBus,DB)和控制总线(ControlBus,CB),通常所说的总线都包括上述三个组成部分,分别用来传送地址信息、数据信息和控制信息.
而并行总线和串行总线是计算机并行通信和串行通信时用的总线结构.
内部总线、外部总线都包括数据线、地址线和控制线.
因此选项A是正确的.

答案:A例29:某指令的流水线由5段组成,第1、3、5段所需时间为(t,第2、4段所需时间分别为3(t、2(t,如下图所示,那么连续输入n条指令时的吞吐率(单位时间内执行的指令个数)TP为(6).
(2009年上半年试题6)(6)A.
B.
C.
D.
解析:吞吐率是指单位时间里流水线处理机流出的结果数.
对指令而言即为单位时间里执行的指令数.
对于这一题,流水线的子过程所用的时间不同,所以指令第一次执行时间应该为(1+3+1+2+1)t,从第二次开始,指令在流水操作中的时间应该看最长子过程所用的时间,一共有(n-1)次,所以总时间为(1+3+1+2+1)t+3(n-1)t.
本题中连续输入n条指令,所以完成这n个任务所需的时间为T=(1+3+1+2+1)t+3(n-1)t,所以吞吐率为n/T.

答案:B1.
2.
3同步练习1.
在CPU与主存之间设置高速缓冲存储器(Cache),其目的是为了.
A.
扩大主存的存储容量B.
提高CPU对主存的访问效率C.
既扩大主存容量又提高存取速度D.
提高外存储器的速度2.
下面的描述中,不是RISC设计应遵循的设计原则.
A.
指令条数应少一些B.
寻址方式尽可能少C.
采用变长指令,功能复杂的指令长度长而简单指令长度短D.
设计尽可能多的通用寄存器3.
指令流水线将一条指令的执行过程分为四步,其中第1、2和4步的经过时间为t,如图所示.
若该流水线顺序执行50条指令共用153t,并且不考虑相关问题,则该流水线的第3步的时间为t.
A.
2B.
3C.
4D.
54.
若内存按字节编址,用存储容量为32K*8比特的存储器芯片构成地址编号A0000H~DFFFFH的内存空间,则至少需要片.
A.
4B.
6C.
8D.
105.
设指令由取指、分析、执行3个子部件完成,每个子部件的工作周期均为t,采用常规标量单流水线处理机.
若连续执行10条指令,则共需时间t.
A.
8B.
10C.
12D.
146.
某计算机指令字长为16位,指令有双操作数、单操作数和无操作数3种格式,每个操作数字段均用6位二进制表示,该指令系统共有m条(m<16)双操作数指令,并存在无操作数指令.
若采用扩展操作码技术,那么最多还可设计出条单操作数指令.
A.
26B.
(24-m)*26-1C.
(24-m)*26D.
(24-m)*(26-1)7.
计算机内存一般分为静态数据区、代码区、栈区和堆区,若某指令的操作数之一采用立即数寻址方式,则该操作数位于.
A.
静态数据区B.
代码区C.
栈区D.
堆区8.
下面关于在I/O设备与主机间交换数据的叙述,是错误的.
A.
中断方式下,CPU需要执行程序来实现数据传送任务B.
中断方式和DMA方式下,CPU与I/O设备都可同步工作C.
中断方式和DMA方式中,快速I/O设备更适合采用中断方式传递数据D.
若同时接到DMA请求和中断请求,CPU优先响应DMA请求9.
Cache用于存放主存数据的部分复件,主存单元地址与Cache单元地址之间的转换工作由完成.
A.
硬件B.
软件C.
用户D.
程序员10.
内存按字节编址,地址从90000H到CFFFFH,若用存储容量为16K*8b的存储器芯片构成该内存,至少需要片.
A.
2B.
4C.
8D.
1611.
有四级指令流水线,分别完成取指、取数、运算、传送结果四步操作.
若完成上述操作的时间依次为9ns、10ns、6ns、8ns,则流水线的操作周期应设计为ns.
A.
6B.
8C.
9D.
1012.
CPU中的数据总线宽度会影响.
A.
内存容量的大小B.
系统的运算速度C.
指令系统指令数量D.
寄存器的宽度13.
利用高速通信网络将多台高性能工作站或微型机互连构成机群系统,其系统结构形式属于计算机.
A.
单指令流单数据流(SISD)B.
多指令流单数据流(MISD)C.
单指令流多数据流(SIMD)D.
多指令流多数据流(MIMD)14.
内存采用段式存储管理有许多优点,但""不是其优点.
A.
分段是信息的逻辑单位,用户不可见B.
各段程序的修改互不影响C.
地址变换速度快,内存碎片少D.
便于多道程序共享主存的某些段15.
在指令系统的各种寻址方式中,获取操作数最快的方式是(1).
若操作数的地址包含在指令中,则属于(2)方式.
(1)~(2)A.
直接寻址B.
立即寻址C.
寄存器寻址D.
间接寻址16.
若每一条指令都可以分解为取指、分析和执行三步.
已知取指时间t取指=4(t,分析时间t分析=3(t,执行时间t执行=5(t.
如果按串行方式执行完100条指令需要(1)(t.
如果按照流水方式执行,执行完100条指令需要(2)(t.
(1)A.
1190B.
1195C.
1200D.
1205(2)A.
504B.
507C.
508D.
51017.
若内存地址区间为4000H~43FFH,每个存储单元可存储16位二进制数,该内存区域用4片存储器芯片构成,则构成该内存所用的存储器芯片的容量是.
A.
512*16bB.
256*8bC.
256*16bD.
1024*8b1.
2.
4同步练习参考答案1.
B2.
C3.
B4.
C5.
C6.
B7.
B8.
C9.
A10.
D11.
D12.
B13.
D14.
C15.
(1)B(2)A16.
(1)C(2)B17.
C1.
3安全性、可靠性与系统评测基础知识1.
3.
1考点辅导1.
3.
1.
1计算机安全概述计算机安全是指计算机资源安全,是要保证这些计算机资源不受自然和人为的有害因素的威胁和危害.
计算机资源由系统资源和信息资源两大部分组成.
系统资源包括硬件、软件、配套设备设施、有关文件资料,还可以包括有关的服务系统和业务工作人员.
信息资源包括计算机系统中存储、处理和传输的大量各种各样的信息.

1.
信息安全的基本要素信息安全的五个基本要素如下.
(1)机密性:确保信息不暴露给未授权的实体或进程.
(2)完整性:只有得到允许的人才能修改数据,并能够判别出数据是否已被篡改.
(3)可用性:得到授权的实体在需要时可访问数据.
(4)可控性:可以控制授权范围内的信息流向及行为方式.
(5)可审查性:对出现的安全问题提供调查的依据和手段.
2.
计算机的安全等级计算机系统中的三类安全性是指技术安全性、管理安全性及政策法律安全性.
一些重要的安全评估准则有如下几个.
美国国防部(DOD)和国家标准局(现更名为NIST)的可信计算机系统评估准则.
欧洲共同体的信息技术安全评估准则(ITSEC).
ISO/IEC国际标准.
美国联邦标准.
其中美国国防部和国家标准局的可信计算机系统评测标准将系统划分为4组7个等级,如表1-2所示.
表1-2安全性的级别组安全级别定义1A1可验证安全设计:提供B3级保护的同时给出系统的形式化隐秘通道分析、非形式化代码的一致性验证2B3安全域:该级的TCB必须满足访问监控器的要求,提供系统恢复过程B2结构化安全保护:建立形式化的安全策略模型,并对系统内的所有主体和客体实施自主访问和强制访问控制B1标记安全保护:对系统的数据加以标记,并对标记的主体和客体实施强制存取控制3C2受控访问控制:实际上是安全产品的最低档次,提供受控的存取保护,存取控制以用户为单位C1只提供了非常初级的自主安全保护,能实现对用户和数据的分离,进行自主存取控制,数据的保护以用户组为单位4D最低级别,保护措施很小,没有安全功能3.
安全威胁安全威胁是指某个人、物、事件对某一资源的机密性、完整性、可用性或合法性所造成的危害.
某种攻击就是威胁的具体实现.
安全威胁分为两类:故意(如黑客渗透)或偶然(如信息发往错误的地址).
典型的安全威胁举例如表1-3所示.

表1-3典型的安全威胁威胁说明授权侵犯为某一特权使用一个系统的人却将该系统用做其他未授权的目的拒绝服务对信息或其他资源的合法访问被无条件拒绝,或推迟与时间密切相关的操作窃听信息从被监视的通信过程中泄露出去信息泄露信息被泄露或暴露给某个未授权的实体截获/修改某一通信数据项在传输过程中被改变/删除或替代假冒一个实体(人或系统)假装成另一个实体否认参与某次通信交换的一方否认曾发生过此次交换非法使用资源被某个未授权的人或者未授权的方式使用人员疏忽一个授权的人为了金钱或利益或由于粗心将信息泄露给未授权的人完整性破坏通过对数据进行未授权的创建、修改或破坏,使数据的一致性受到损坏媒体清理信息被从废弃的或打印过的媒体中获得物理入侵一个入侵者通过绕过物理控制而获得对系统的访问资源耗尽某一资源(如访问端口)被故意超负荷地使用,导致其他用户的服务被中断4.
影响数据安全的因素影响数据安全的因素包括内部因素和外部因素.
内部因素.
可采用多种技术对数据加密;制定数据安全规划;建立安全存储体系;建立事故应急计划和容灾措施;重视安全管理,制定数据安全管理规范.
外部因素.
可将数据分成不同的密级,规定外部使用人员的权限.
设置身份认证、密码、指纹、声纹、笔记等多种认证;设置防火墙,为计算机建立一道屏障,防止外部入侵破坏数据;建立入侵检测、审计和追踪,对计算机进行防卫.
同时,也包括计算机物理环境的保障、防辐射、防水、防火等外部防灾措施.

1.
3.
1.
2加密技术和认证技术1.
加密技术1)加密技术概述加密技术是最常用的安全保密手段,数据加密技术的关键在于加密/解密算法和密钥管理.
加密技术包括两个元素:算法和密钥.
数据加密的基本过程就是对原来为明文的文件或数据按某种加密算法进行处理,使其成为不可读的一段代码,通常称为"密文".
"密文"只能在输入相应的密钥之后才能显示出原来的内容,通过这样的途径达到保护数据不被窃取.

数据加密和解密是一对逆过程.
数据加密是用加密算法E和加密密钥K1,将明文P变换成密文C,记为数据解密是数据加密的逆过程,是用解密算法D和解密密钥K2将密文C变换成明文P,记为数据加密技术可分成三类:对称加密、不对称加密和不可逆加密.
(1)对称加密技术.
对称加密的体制模型如图1-8所示.
图1-8对称加密的体制模型常用的对称加密算法有如下几个.
数据加密标准(DigitalEncryptionStandard,DES)算法.
三重DES(3DES或称TDES).
RC-5(RivestCipher5).
国际数据加密算法(InternationalDataEncryptionAlgorithm,IDEA).
(2)非对称加密技术.
与对称加密算法不同,非对称加密算法需要两个密钥:公开密钥和私有密钥.
这里的"公钥"是指可以对外公布的,"私钥"只能由持有人知道.
公开密钥与私有密钥是一对,如果用公开密钥对数据进行加密,只有用对应的私有密钥才能解密;如果用私有密钥对数据进行加密,则只有用对应的公开密钥才能解密.
因为加密和解密使用的是两个不同的密钥,所以这种算法称为非对称加密算法.

非对称加密有两个不同的体制,如图1-9所示.
(a)加密模型(b)认证模型图1-9非对称加密的体制模型非对称加密算法实现机密信息交换的基本过程是:甲方生成一对密钥并将其中的一把作为公用密钥向其他方公开;得到该公用密钥的乙方使用该密钥对机密信息进行加密后再发送给甲方;甲方再用自己保存的另一把专用密钥对加密后的信息进行解密.
甲方只能用其专用密钥解密由其公用密钥加密后的任何信息.

非对称加密算法的保密性能好,它消除了最终用户交换密钥的需要,但加密和解密花费时间长,速度慢,不适合对文件加密,而只适用于对少量数据进行加密.
2)密钥管理密钥管理主要是指密钥对的安全管理,包括密钥产生、密钥备份和恢复、密钥更新以及多密钥管理.
2.
认证技术1)认证技术概述认证技术主要解决网络通信过程中通信双方的身份认证.
认证的过程涉及加密和密钥交换.
通常,加密可使用对称加密、不对称加密及两种加密方法的混合方法.
认证一般有账户名/口令认证、使用摘要算法认证、基于PKI(PublicKeyInfrastructure,公开密钥体系)的认证等几种方法.
一个有效的PKI系统必须是安全的和透明的,用户在获得加密和数字签名服务时,不需要详细了解PKI的内部运行机制.
PKI是一种遵循既定标准的密钥管理平台,它能够为所有网络应用提供加密和数字签名等密码服务及必需的密钥和证书管理体系.
简单地说,PKI是通过使用公开密钥技术和数字证书来确保系统信息安全并负责验证数字证书持有者身份的一种体系.
PKI技术是安全信息技术的核心,也是电子商务的关键和基础技术.
PKI的基础技术包括加密、数字签名、数据完整性机制、数字信封、双重数字签名等.
完整的PKI系统必须具有权威认证机构(CA)、数字证书库、密钥备份及恢复系统、证书作废系统、应用接口(API)等基本构成部分.

2)哈希函数与信息摘要Hash(哈希)函数(又称散列函数)提供了这样一种计算过程:输入一个长度不固定的字符串,返回一串定长度的字符串(又称Hash值).
单向Hash函数用于产生信息摘要.
信息摘要简要地描述了一份较长的信息或文件,它可以被看做一份长文件的"数字指纹".
信息摘要用于创建数字签名.
3)数字签名数字签名是通过一个单向散列函数对要传送的报文进行处理得到的,用以认证报文来源并核实报文是否发生变化的一个字母数字串.
数字签名可以解决否认、伪造、篡改及冒充等问题,应用范围十分广泛,比如加密信件、商务信函、订货购买系统、远程金融交易、自动模式处理等.

数字签名和数字加密的过程虽然都使用公开密钥体系,但实现的过程正好相反,使用的密钥对也不同.
数字签名使用的是发送方的密钥对,发送方用自己的私有密钥进行加密,接收方用发送方的公开密钥进行解密,这是一个一对多的关系,任何拥有发送方公开密钥的人都可以验证数字签名的正确性.
数字加密则使用的是接收方的密钥对,这是多对一的关系,任何知道接收方公开密钥的人都可以向接收方发送加密信息,只有唯一拥有接收方私有密钥的人才能对信息解密.
另外,数字签名只采用了非对称密钥加密算法,它能保证发送信息的完整性、身份认证和不可否认性,而数字加密则采用了对称密钥加密算法和非对称密钥加密算法相结合的方法,它能保证发送信息的保密性.

4)SSL协议SSL(SecureSocketsLayer)是网景(Netscape)公司提出的基于Web应用的安全协议,又叫"安全套接层协议".
SSL协议主要提供三方面的服务:用户和服务器的合法性认证,加密数据以隐藏被传送的数据,保护数据的完整性,目的是在两个通信应用程序之间提供私密性和可靠性.
对于电子商务应用来说,使用SSL可保证信息的真实性、完整性和保密性.
5)数字时间戳技术数字时间戳技术是数字签名技术的一种变种.
数字时间戳服务(DigitalTime-stampService,DTS)是网上电子商务提供的安全服务项目之一,能提供电子文件的日期和时间信息的安全保护.
时间戳(Time-stamp)是一个经加密后形成的凭证文档,它包括以下三个部分.
需加时间戳的文件的摘要.
DTS收到文件的日期和时间.
DTS的数字签名.
一般来说,时间戳产生的过程为:用户首先将需要时间戳的文件用Hash编码加密形成摘要,然后将该摘要发送到DTS,DTS在加入收到文件摘要的日期和时间信息后再对该文件加密(数字签名),然后送回用户.

1.
3.
1.
3计算机可靠性1.
计算机可靠性概述计算机系统的硬件故障通常是由元器件的失效引起的.
计算机系统的可靠性是指从它开始运行(t=0)到某个时刻t这段时间内能正常运行的概率,用R(t)表示.
失效率,是指单位时间内失效的元件数与元件总数的比例,用表示,当为常数时,可靠性与失效率的关系为.

两次故障之间系统能正常工作的时间的平均值称为平均无故障时间(MTBF),即MTBF=1/.
通常用平均修复时间(MTRF)来表示计算机的可维修性,即计算机的维修效率,指从故障发生到机器修复平均所需要的时间.
计算机的可用性是指计算机的使用效率,它以系统在执行任务的任意时刻能正常工作的概率A来表示,即计算机的RAS技术是指用可靠性R、可用性A和可维修性S这三个指标衡量一个计算机系统.
但在实际应用中,引起计算机故障的原因除了元器件以外还与组装工艺、逻辑设计等因素有关.
2.
计算机可靠性模型常见的计算机系统可靠性数学模型如下.
串联系统:可靠性,失效率.
并联系统:可靠性,失效率.
N模冗余系统:.
提高计算机的可靠性一般采取两项措施:提高元器件质量,改进加工工艺与工艺结构,完善电路设计,以及发展容错技术.
1.
3.
1.
4计算机系统的性能评价1.
性能评测常用方法性能评测常用方法如下.
时钟频率:计算机的时钟频率在一定程度上反映了机器速度.
一般来讲,主频越快,速度越快.
指令执行速度:速度是计算机的主要性能指标之一,在计算机发展初期,曾用加法指令的运算速度来衡量计算机的速度.
等效指令速度法:统计各类指令在程序中所占的比例,并进行折算.
设某类指令i在程序中所占比例为,执行时间为,则等效指令时间为式中n为指令的种类数.
数据处理速率(PDR)法:采用计算PDR值的方法来衡量机器性能,PDR值越大,机器性能越好,PDR与每条指令和每个操作数的平均位数以及每条指令的平均运算速度有关.
核心程序法:把应用程序中用得最频繁的那部分核心程序作为评价计算机性能的标准程序,在不同的机器上运行,测得其执行时间,作为各类机器性能评价的依据.
2.
基准测试程序基准测试程序法是目前一致承认的测试性能的较好方法,有多种多样的基准程序,如主要测试整数性能的基准程序,测试浮点性能的基准程序等.
常见的基准测试程序有以下四种.
整数测试程序.
浮点测试程序.
SPEC基准测试程序.
TPC基准程序.
1.
3.
2典型例题分析例1:利用报文摘要算法生成报文摘要的目的是(7).
(2013年上半年试题7)(7)A.
验证通信对方的身份,防止假冒B.
对传输数据进行加密,防止数据被窃听C.
防止发送方否认发送过数据D.
防止发送的报文被篡改解析:报文摘要是用来保证数据完整性的.
传输的数据一旦被修改那么计算出的摘要就不同,只要对比两次摘要就可确定数据是否被修改过.
因此其目的是为了防止发送的报文被篡改.
答案:D例2:防火墙通常分为内外网和DMZ三个区域,按照受保护程度,从高到低正确的排列次序为(8).
(2013年上半年试题8)(8)A.
内网、外网和DMZB.
外网、内网和DMZC.
DMZ、内网和外网D.
内网、DMZ和外网解析:DMZ是为了解决安装防火墙后外部网络不能访问内部网络服务器的问题,而设立的一个非安全系统与安全系统之间的缓冲区,这个缓冲区位于企业内部网络和外部网络之间的小网络区域内.
所以按照受保护程度从高低就显而易见了.

答案:D例3:今年来,在我国出现的各种病毒中,(9)病毒通过木马形式感染智能手机.
(2013年上半年试题9)(9)A.
快乐时光B.
熊猫烧香C.
X卧底D.
CIH解析:"快乐时光"是一个VB源程序病毒,专门感染.
htm、.
html、.
vbs、.
asp和.
htt文件.
它作为电子邮件的,并利用OutlookExpress的性能缺陷把自己传播出去,利用一个被人们所知的MicrosoftOutlookExpress的安全漏洞,可以在你没有运行任何时就运行自己.
还利用OutlookExpress的信纸功能,使自己复制在信纸的HTML模板上,以便传播.
熊猫烧香其实是一种蠕虫病毒的变种,而且是经过多次变种而来的,由于中毒电脑的可执行文件会出现"熊猫烧香"图案,所以也被称为"熊猫烧香"病毒.
但原病毒只会对EXE图标进行替换,并不会对系统本身进行破坏.

X卧底软件是一种安装在手机里的监控软件,在手机里安装了这种软件,该手机的所有短信,通话记录都将自动上传到后台服务器,安装者在登录后台便可看见目标手机所收发的信息及通话内容,因此X卧底病毒是通过木马形式感染智能机的.

CIH病毒是一种能够破坏计算机系统硬件的恶性病毒.
答案:C例4:下列安全协议中,与TLS最接近的协议是(7).
(2012年下半年试题7)(7)A.
PGPB.
SSLC.
HTTPSD.
IPSec解析:安全传输层协议(TLS)用于在两个通信应用程序之间提供保密性和数据完整性.
该协议由两层组成:TLS记录协议(TLSRecord)和TLS握手协议(TLSHandshake).
较低的层为TLS记录协议,位于某个可靠的传输协议(例如TCP)上面.
SSL(SecureSocketsLayer,安全套接层)及其继任者TLS(TransportLayerSecurity)是为网络通信提供安全及数据完整性的一种安全协议.
TLS与SSL在传输层对网络连接进行加密.
SSL协议位于TCP/IP协议与各种应用层协议之间,为数据通信提供安全支持.
SSL协议可分为两层:①SSL记录协议:它建立在可靠的传输协议(如TCP)之上,为高层协议提供数据封装、压缩、加密等基本功能的支持;②SSL握手协议:它建立在SSL记录协议之上,用于在实际的数据传输开始前,通信双方进行身份认证、协商加密算法、交换加密密钥等.

PGP(PrettyGoodPrivacy)是一个基于RSA公钥加密体系的邮件加密软件.
可以用它对邮件保密以防止非授权者阅读,它还能对邮件加上数字签名从而使收信人可以确认邮件的发送者,并能确信邮件没有被篡改.
HTTPS是以安全为目标的HTTP通道.
HTTPS的安全基础是SSL.
"Internet协议安全性(IPSec)"是一种开放标准的框架结构,通过使用加密的安全服务以确保在Internet协议(IP)网络上进行保密而安全的通信.
答案:B例5:用户B收到用户A带数字签名的消息M,为了验证M的真实性,首先需要从CA获取用户A的数字证书,并利用(8)验证该证书的真伪,然后利用(9)验证M的真实性.
(2012年下半年试题8、9)(8)A.
CA的公钥B.
B的私钥C.
A的公钥D.
B的公钥(9)A.
CA的公钥B.
B的私钥C.
A的公钥D.
B的公钥解析:数字证书是一个经证书认证中心(CA)数字签名的包含公开密钥拥有者信息以及公开密钥的文件.
要验证证书的真伪,可利用CA的公钥验证CA的数字签名.
数字证书采用公钥体制,即利用一对互相匹配的密钥进行加密、解密.
每个用户自己设定一把特定的仅为本人所知的私有密钥(私钥),用它进行解密和签名;同时设定一把公共密钥(公钥)并由本人公开,为一组用户所共享,用于加密和验证签名.

答案:(8)A(9)C例6:甲和乙要进行通信,甲对发送的消息附加了数字签名,乙收到该消息后利用(7)验证该消息的真实性.
(2012年上半年试题7)(7)A.
甲的公钥B.
甲的私钥C.
乙的公钥D.
乙的私钥解析:数字签名使用公开密钥体系,签名时使用发送方的密钥对,发送方用自己的私有密钥进行加密,接收方用发送方的公开密钥进行解码.
任何拥有发送方公开密钥的人都可以验证数字签名的正确性.
答案:A例7:在Windows系统中,默认权限最低的用户组是(8).
(2012年上半年试题8)(8)A.
everyoneB.
administratorsC.
powerusersD.
users解析:Administrators组内的用户,都具备系统管理员的权限,它们拥有对这台计算机最大的控制权限,可以执行整台计算机的管理任务.
Users组员只拥有一些基本的权利,例如运行应用程序,但是他们不能修改操作系统的设置、不能更改其他用户的数据、不能关闭服务器级的计算机.
所有添加的本地用户账户者自动属于该组.
PowerUsers组内的用户具备比Users组更多的权利,但是比Administrators组拥有的权利更少一些.
Everyone是个抽象组,任何一个用户都属于这个组.
答案:A例8:IIS6.
0支持的身份验证安全机制有4种验证方法,其中安全级别最高的验证方法是(9).
(2012年上半年试题9)(9)A.
匿名身份验证B.
集成Windows身份验证C.
基本身份验证D.
摘要式身份验证解析:匿名身份验证,不验证访问用户的身份,客户端不需要提供任何身份验证的凭据,服务端把这样的访问作为匿名的访问,并把这样的访问用户都映射到一个服务端的账户.
基本身份验证,完全是把用户名和明文用明文传送到服务端验证,服务器直接验证服务器本地是否有用户跟客户端提供的用户名和密码相匹配的,如果有则通过验证.
摘要式身份验证的设计目的是提高基本身份验证系统所提供的安全性,它允许服务器指定客户端应该使用的加密或散列机制,并提供了在算法中注入随机明文以协助防止重播攻击的选项.
集成Windows身份验证可以使用NTLM或KerberosV5身份验证,当InternetExplorer试图设为集成验证的IIS的资源时,IIS发送两个WWW身份验证头:Negotiate和NTLM.
基本身份验证的安全级别较低,摘要式身份验证的安全级别为中等,集成Windows身份验证的安全级别较高.
答案:B例9:通过内部发起连接与外部主机建立联系,由外部主机控制并盗取用户信息的恶意代码为(8).
(2011年下半年试题8)(8)A.
特洛伊木马B.
蠕虫病毒C.
宏病毒D.
CIH病毒解析:特洛伊木马一种秘密潜伏的能够通过远程网络进行控制的恶意程序.
控制者可以控制被秘密植入木马的计算机的一切动作和资源,是恶意攻击者进行窃取信息等的工具.
特洛伊木马没有复制能力,它的特点是伪装成一个实用工具或者一个可爱的游戏,这会诱使用户将其安装在个人计算机或者服务器上.
为了达到控制服务端主机的目的,木马往往要采用各种手段达到激活自己、加载运行的目的.
完整的木马程序一般由两个部分组成:一个是服务端(被控制端),一个是客户端(控制端).
"中了木马"就是指安装了木马的服务端程序,若你的电脑被安装了服务端程序,则拥有相应客户端的人就可以通过网络控制你的电脑、为所欲为,这时你电脑上的各种文件、程序,以及在你电脑上使用的账号、密码就无安全可言了.

蠕虫一般是通过复制自身在互联网环境下进行传播,蠕虫病毒的传染目标是互联网内的所有计算机,局域网条件下的共享文件夹、电子邮件、网络中的恶意网页、大量存在着漏洞的服务器等都成为蠕虫传播的良好途径.

宏病毒是一种寄存在文档或模板的宏中的计算机病毒.
一旦打开这样的文档,其中的宏就会被执行,于是宏病毒就会被激活,转移到计算机上,并驻留在Normal模板上.
从此以后,所有自动保存的文档都会"感染"上这种宏病毒,而且如果其他用户打开了感染病毒的文档,宏病毒又会转移到他的计算机上.

CIH病毒是一种能够破坏计算机系统硬件的恶性病毒.
但是CIH病毒只在Windows95、98和WindowsMe系统上发作,影响有限.
答案:A例10:从认证中心CA获取用户B的数字证书,该证书用(9)作数字签名;从用户B的数字证书中可获得B的公钥.
(2011年下半年试题9)(9)A.
CA的公钥B.
CA的私钥C.
B的公钥D.
B的私钥解析:数字证书是用电子手段来证实一个用户的身份和对网络资源的访问权限.
数字证书是由权威机构(CA)采用数字签名技术,颁发给用户,用以在数字领域中证实用户其本人身份的一种数字凭证.
数字签名可以用来防止电子信息被修改而作伪;或冒用别人名义发送信息;或发出后又加以否认等情况的发生.
数字证书中包含认证机构的签名,该签名用的是CA的私钥.

答案:B例11:某计算机系统由下图所示部件构成,假定每个部件的千小时可靠度为R,则该系统的千小时可靠度为(6).
(2011年上半年试题6)(6)A.
R+2R/4B.
R+R2/4C.
R(1-(1-R)2)D.
R(1-(1-R)2)2解析:两个并联部件的可靠度=1-(1-R)(1-R)总可靠度=(1-(1-R)(1-R))*R*(1-(1-R)(1-R))=R(1-(1-R)2)2答案:D例12:用户A从CA获得用户B的数字证书,并利用(7)验证数字证书的真实性.
(2011年上半年试题7)(7)A.
B的公钥B.
B的私钥C.
CA的公钥D.
CA的私钥解析:数字证书采用公钥体制,即利用一对互相匹配的密钥进行加密和解密.
每个用户设定一个仅为自己知道的私钥,用它进行解密和签名,同时设定一个公钥,由本人公开,为一组用户所共享,用于加密和验证.
题目中要验证数字证书的真实性,因此需要使用CA的公钥.

答案:C例13:宏病毒一般感染以(8)为扩展名的文件.
(2011年上半年试题8)(8)A.
EXEB.
COMC.
DOCD.
DLL解析:宏病毒是一种寄存在文档或模板的宏中的计算机病毒,它利用了在Word和其他办公软件中发现的特征,可感染Word、Excel等文件.
DOC是Word文档的扩展名.
答案:C例14:公钥体系中,私钥用于(66),公钥用于(67).
(2010年下半年试题66、67)(66)A.
解密和签名B.
加密和签名C.
解密和认证D.
加密和认证(67)A.
解密和签名B.
加密和签名C.
解密和认证D.
加密和认证解析:在公钥体系(亦即非对称密钥体制)中,每个用户都有一对密钥:公钥和私钥,公钥对外公开,私钥由个人秘密保存.
因此通常采用公钥加密,私钥解密.
认证技术用于辨别用户的真伪,有基于对称加密的认证方法,也有基于公钥的认证.
在基于公钥的认证中,通信双方用对方的公钥加密,用各自的私钥解密.
在签名中用私钥签名消息,公钥验证签名.

答案:(66)A(67)D例15:杀毒软件报告发现病毒Macro.
Melissa,由该病毒名称可以推断病毒类型是(8),这类病毒的主要感染目标是(9).
(2010年上半年试题8、9)(8)A.
文件型B.
引导型C.
目录型D.
宏病毒(9)A.
EXE或COM可执行文件B.
Word或Excel文件C.
DLL系统文件D.
磁盘引导区解析:Melissa病毒是一种快速传播的能够感染那些使用MicrosoffWord97和MicrosoffOffice2000的计算机宏病毒.
即使不知道Melissa病毒是什么也没关系,因为前面有个Macro,表明这是宏病毒.
答案:(8)D(9)B例16:某网站向CA申请了数字证书,用户通过(9)来验证网站的真伪.
(2009年下半年试题9)(9)A.
CA的签名B.
证书中的公钥C.
网站的私钥D.
用户的公钥解析:数字证书是一个经证书认证中心(CA)数字签名的包含公开密钥拥有者信息以及公开密钥的文件.
它是一段包含用户身份信息、用户公钥信息及身份验证机构数字签名的数据.
身份验证机构的数字签名可以确保证书信息的真实性,用户公钥信息可以保证数字信息传输的完整性,用户的数字签名可以保证数字信息的不可否认性.

数字证书是各类终端实体和最终用户在网上进行信息交流及商务活动的身份证明,在电子交易的各个环节,交易的各方都需验证对方数字证书的有效性,从而解决相互间的信任问题.
对于数字信息的安全需求,通过如下手段加以解决:数据保密性——加密,数据的完整性和不可否认性——数字签名,身份鉴别——数字证书与数字签名.
目前采用数字证书技术来实现网上信息传输双方的身份验证和信息传输安全,从而实现对传输信息的机密性、真实性、完整性和不可否认性.
答案:A例17:网络安全包含了网络信息的可用性、保密性、完整性和网络通信对象的真实性.
其中,数字签名是对(8)的保护.
(2009年上半年试题8)(8)A.
可用性B.
保密性C.
连通性D.
真实性解析:网络安全具有如下特征.
机密性:是指信息不泄露给非授权用户、实体或过程,或供其利用的特性.
完整性:只有得到允许的人才能修改数据,并能够判别出数据是否已被篡改.
可用性:是指可被授权实体访问并按需求使用的特性.
例如网络环境下拒绝服务、破坏网络和有关系统的正常运行等都属于对可用性的攻击.
网络通信对象的真实性:网络通信对象对信息的内容及传播具有控制能力.
数字签名是一种类似写在纸上的普通的物理签名,使用了公开密钥体系,使用的是发送方的密钥,使信息的完整性能很容易被验证,而且数字签名还具有不可抵赖性,显然数字签名对网络通信对象的真实性可提供保护.

答案:D1.
3.
3同步练习1.
若某计算机系统是由500个元器件构成的串联系统,且每个元器件的失效率约为10-7/h,在不考虑其他因素对可靠性的影响时,该计算机系统的平均故障间隔时间为小时.
A.
2*104B.
5*104C.
2*105D.
5*1052.
相对于DES算法而言,RSA算法的(1),因此,RSA(2).
(1)A.
加密密钥和解密密钥是不相同的B.
加密密钥和解密密钥是相同的C.
加密速度比DES要高D.
解密速度比DES要高(2)A.
更适用于对文件加密B.
保密性不如DESC.
可用于对不同长度的消息生成消息摘要D.
可以用于数字签名3.
某数据处理软件包括两个完全相同的数据处理部件和1个数据存储部件,且采用下图所示的容错方案.
当数据处理部件的可靠性为0.
6时,为使整个软件系统的可靠性不小于0.
66,则数据存储部件的可靠性至少应为.
容错方案A.
0.
6B.
0.
66C.
0.
79D.
1.
04.
系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标.
对于一个持续处理业务的系统而言,,表明其性能越好.
A.
响应时间越短,作业吞吐量越小B.
响应时间越短,作业吞吐量越大C.
响应时间越长,作业吞吐量越大D.
响应时间不会影响作业吞吐量5.
某Web网站向CA申请了数字证书.
用户登录该网站时,通过验证(1),可确认该数字证书的有效性,从而(2).
(1)A.
CA的签名B.
网站的签名C.
会话密钥D.
DES密码(2)A.
向网站确认自己的身份B.
获取访问网站的权限C.
和网站进行双向认证D.
验证该网站的真伪6.
某大型软件系统按功能可划分为2段,P1和P2.
为提高系统可靠性,软件应用单位设计了如下图所示的软件冗余容错结构,其中P1和P2均有一个与其完全相同的冗余备份.
若P1的可靠度为0.
9,P2的可靠度为0.
9,则整个系统的可靠度是.
A.
0.
6561B.
0.
81C.
0.
9801D.
0.
97.
某系统的可靠性结构框图如下图所示.
该系统由4个部件组成,其中2、3两部件并联冗余,再与1、4两部件串联构成.
假设部件1、2、3的可靠度分别为0.
90、0.
70、0.
70.
若要求该系统的可靠度不低于0.
75,则进行系统设计时,分配给部件4的可靠度至少应为.
A.
B.
C.
D.
8.
系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标.
对于一个持续处理业务的系统而言,其.
A.
响应时间越短,作业吞吐量越小B.
响应时间越短,作业吞吐量越大C.
响应时间越长,作业吞吐量越大D.
响应时间不会影响作业吞吐量9.
某计算机系统由下图所示的部件构成,假定每个部件的千小时可靠度R均为0.
9,则该系统的千小时可靠度约为.
A.
0.
882B.
0.
951C.
0.
9D.
0.
9910.
某计算机的时钟频率为400MHz,测试该计算机的程序使用4种类型的指令.
每种指令的数量及所需指令时钟数(CPI)如下表所示,则该计算机的指令平均时钟数为(1),该计算机的运算速度约为(2)MIPS.
指令类型指令数目/条每条指令需时钟数11600001230000232400044160008(1)A.
1.
85B.
1.
93C.
2.
36D.
3.
75(2)A.
106.
7B.
169.
5C.
207.
3D.
216.
211.
"冲击波"病毒属于(1)类型的病毒,它利用Windows操作系统的(2)漏洞进行快速传播.
(1)A.
蠕虫B.
文件C.
引导区D.
邮件(2)A.
CGI脚本B.
RPCC.
DNSD.
IMAP1.
4本章小结本章知识点在2013年的新大纲有一定改动,在新大纲中添加了数据表示和校验码的相关知识,去掉了数学基础知识和计算机故障的诊断与容错这个知识点.
另外,还有一些描述方面的调整.
本章主要要求考生掌握计算机系统的硬件组成、计算机工作的基本原理、计算机的体系结构、存储系统以及可靠性与系统性检测.
主要掌握计算机的一些预备知识、系统分类;掌握各种数制及其相互转换,CPU的基本结构,存储系统的基本原理,包括内存、外存、高速缓存等的基本概念;熟悉I/O设备的基本知识;RISC和CISC的基本概念及其区别;理解流水线的基本概念;了解阵列处理机和并行处理机,要求会对系统的可靠性进行分析.

分析历年的考题可以看出,在历年的考试中这个章节的内容都要考7~9道题目,每年的考点都不同,并且试题难度从总体来看比较大.
这个章节的内容相对较多,概念杂,知识点散,有的需要记忆,有的需要计算,对考生的综合能力要求较高.
只有把每个知识点都搞清楚,同时多做练习,才能达到好的效果.
1.
5达标训练题及参考答案1.
5.
1达标训练题1.
两个同符号的数相加或异符号的数相减,所得结果的符号位SF和进位标志CF进行运算结果为1时,表示运算的结果产生溢出.
A.
与B.
或C.
与非D.
异或2.
若浮点数的阶码用移码表示,尾数用补码表示.
两规格化浮点数相乘,最后对结果规格化时,右规的右移位数最多为位.
A.
1B.
2C.
尾数位数D.
尾数位数-13.
高速缓存(Cache)与主存间采用全相连地址映像方式,高速缓存的容量为4MB,分为4块,每块1MB,主存容量为256MB.
若主存读写时间为30ns,高速缓存的读写时间为3ns,平均读写时间为3.
27ns,则该高速缓存的命中率为(1)%.
若地址变换表如表所示,则主存地址为8888888H时,高速缓存地址为(2)H.