芯片嵌入式1394总线接口的设计和实现

嵌入式1394总线接口的设计和实现http://www.yunyo ub ar.c o m/邮件群发

一、 引言

IEEE1394是1986年由苹果电脑公司针对高速数据传输开发的一种总线接口并于1995年由美国电气和电子工程师协会IEEE制定成标准 旨在取代并行SCSI接口。 目前为止它主要发展为IEEE1394-1995 1394a 1394b等系列标准。 1394作为一个工业标准的高速串行总线 已经被广泛应用于数字摄像机、数字照相机、 电视机顶盒、计算机及其外围设备、DVD设备等等甚至在航天军事领域也有一定的应用潜力。这些设备便携性的需求加快了它们集成度的提高这些都将使1394总线与嵌入式处理器的结合有很广阔的应用前景。

等时传输模式的优越性使1394总线广泛应用于图像传输领域而数字信号处理器DSP在图像等信号处理方面具有很大优势 因此基于DSP实现的1394总线接口在图像传输和处理领域有着广泛的应用需求但是 DSP芯片与1394总线芯片时序一般不能直接匹配。本文提出了一种基于DSP的1394总线接口实现方案能在基于DSP处理器的嵌入式系统上方便地实现1394总线接口具有较强的现实意义。

二、 设计方案

1394总线协议包括物理层链路层传输层应用层以及串行总线管理器。目前已经有很多厂家能提供1394总线接口的协议芯片可以很容易地实现1394总线接口本身。本文主要介绍如何通过FPGA实现嵌入式处理器与1394总线链路层控制器芯片的匹配嵌入式处理器把1394总线设备作为外设实现数据读取和写入。整体结构框图如图1。其中DSP是本文使用的嵌入式处理器类型 1394链路层控制器和1394物理层控制器是1394总线协议芯片。 FPGA是现场可编程门阵列是本文用于实现DSP与1394链路层控制器匹配的主要芯片与分立器件相比它具有可擦除、功耗小、体积小和调试方便等优势。本文选用AC TE L公司生产的APA300芯片来完成设计,它有30万门阵列资源 已经远远满足本设计的需求。

2.1 TMS320V33

德州仪器TI在DSP设计厂商中具有领先优势 TMS320V33是TI推出的TMS320系列的第三代处理器的升级版本的32位浮点运算数字信号处理器也是

目前国内外使用最为广泛的浮点DSP芯片之一。它有24位地址总线和32位数据总线本设计中使用高17位地址信号作为选通信号低7位地址信号作为输出给链路层芯片的有效地址信号低16位数据总线作为有效数据信号 H 1是37.5Mhz时钟信号。 TMS320V33读写外部寄存器时序如图2。

2.2链路层控制器

目前能提供1394a链路层控制器芯片的厂商有很多芯片种类也很多。而其中TI公司生产的TSB12LV32功能全面应用广泛。它是一款高性能通用1394a链路层控制器它主要实现1394链路层协议。 图3和图4是1394链路层芯片TSB12LV32的握手模式读写时序图。其中BCLK代表时钟信号输入最大工作频率是60MhzMWR代表读写使能信号输入高电平时读使能有效低电平时写使能有效MCS代表选通信号输入低电平有效MCA代表选通应答信号输出低电平有效MA代表地址信号输入M D代表双向数据信号另外

COLDFIRE,M8BIT/SIZ0,MCMODE/SIZ1为设置工作模式专用信号。在本设计中我们选用握手工作模式。

2.3方案选择

链路层控制器最高仅60Mhz的理论工作频率使得高性能的TMS 320V33必须增加自己的读写周期才能与之很好的配合 TM S 320 V33的读写周期可以通过RD Y信号或者增加可编程等待状态改变。在本设计中我们对TMS 320 V33使用RDY信号的方法来配合它与链路层芯片的读写时序。两种方法没有好坏之分区别仅在于DSP可编程等待状态的数量是有限的但是大部分情况下增加有限的等待状态已经足够。

我们可以选择使用组合逻辑和时序逻辑来完成此FPGA设计虽然组合逻辑设计方法简单、 占用资源少但是它仅仅是让DSP和链路层芯片的读写时序“凑”到一起很难实现完全配合而且会在读写过程中存在很多“毛刺”、 “竞争”和“冒险”不适合应用在性能要求比较高的场合。有限状态机是时序逻辑的一种它由状态、状态转换条件和状态输出组成。它具有以下优点 1.它是同步时序电路克服了组合逻辑顺序控制不灵活的缺点便于与CPU配合 2.状态机容易构成性能良好的同步时序逻辑模块只需要将“毛刺”控制在下一个状态到来之前这对于对

付设计中的“竞争冒险”现象无疑是一个较好的办法 3.状态机的结构模式相对简单设计方案相对固定设计方法具有通用性。

基于以上情况本设计中使用“有限状态机”的方法实现嵌入式处理器与链路层芯片的时序匹配保证在处理器的一次读写操作中数据能正确有效地传送。结合图

2、 图3和图4的读写时序给出状态转换图如图5。此状态机一共由6个状态组成分别为IDLE、 S TART、 RD0、 RDi、WR0、WRi。在RESET信号有效时设计进入复位阶段复位后状态机进入IDLE状态在IDLE状态中如果片选信号有效状态机进入START状态 同时输出给链路层控制器MCS端口低信号选通链路层芯片寄存器状态机进入START状态后开始检测读写使能信号如果读

写信号有效则进入RD0 WR0状态 同时向链路层控制器芯片读写的地址在RD0 WR0状态中检测链路层控制器芯片的MCA管脚信号在MCA有效时读写有效数据并向DSP输出RDY有效信号状态机进入RDi

WRi状态经过一个时钟后释放数据和地址总线返回ID LE状态。

三、 设计实现

目前用于FPGA设计的主流硬件描述语言主要有VHDL和verilog HDL本设计借助VHDL语言实现。下面简要列出实现状态机的VHDL代码结构

将此设计方法实现的电路下载到实际系统中进行验证试验结果表明该设计能成功完成TMS320V33对TS B12LV32芯片读写控制功能。接口后仿真时序如图6所示包括一次写操作和三次读操作。

四、 结论

本设计实现的TMS320V33与1394总线链路层芯片TS B 12LV32的接口设计方法设计思路清晰时序准确并且具有一定的灵活性和通用性其他类似处理器与1394总线链路层芯片的接口都可以采用类似的设计方法。

本文的设计方法为其它各种处理器与外设接口的匹配设计实现提供了有益的参考。